用于快速关断同步整流器的栅极预置制造技术

本发明专利技术提供了一种同步整流器驱动器，所述同步整流器驱动器预置同步整流器的栅极，以实现快速关断。所述同步整流器驱动器在一段时间内以高电平驱动栅极—具体时长基于所述同步整流器之前的导通时间，通过这种方式接通所述同步整流器。之后，所述同步整流器驱动器以足以保持所述同步整流器接通的低电平驱动所述栅极。通过进一步降低所述同步整流器栅极处的驱动信号的电平，可快速关断所述同步整流器。

【技术实现步骤摘要】
用于快速关断同步整流器的栅极预置相关申请的交叉引用本申请要求于2016年2月22日提交的美国临时申请No.62/298,306的权益，该申请以引用的方式全文并入本文。专利技术背景1.
本专利技术整体涉及电子电路，更具体地但非排他性地涉及同步整流器。2.
技术介绍
整流器二极管用于开关转换器，例如反激转换器。一般来讲，反激转换器是升降压转换器，其中输出电感器被分立，形成变压器。在反激转换器中，初级侧开关闭合时会使变压器的初级绕组连通到输入电压源。闭合初级侧开关会增加初级电流和磁通量，在变压器中存储能量，并且会在变压器的次级绕组上感生出电流。感生出的电流具有极性，会使二极管整流器反向偏置，阻止输出电容器充电。当初级侧开关断开时，初级电流和磁通量下降并且次级绕组上电流的极性会发生变化，从而正向偏置二极管整流器并允许输出电容器充电，产生DC输出电压。许多反激转换器采用二极管整流器来产生DC输出电压。二极管整流器的导通损耗对总功率损耗有显著的影响，在低电压、大电流转换器应用中尤为明显。二极管整流器的导通损耗是正向压降和正向导电电流的乘积。使用作为同步整流器运行的金属氧化物半导体场效应二极管(MOSFET)来替换二极管整流器，可降低等效正向压降，从而可减少导通损耗。然而，与二极管整流器不同，同步整流器的导通必须由附加电路(例如同步整流器驱动器)主动控制。
技术实现思路
在一个实施方案中，同步整流器驱动器预置同步整流器的栅极，以允许快速关断。同步整流器驱动器在一段时间内以高电平驱动栅极—具体时长基于同步整流器之前的导通时间，通过这种方式接通同步整流器。之后，同步整流器驱动器以足以保持同步整流器接通的低电平驱动栅极。通过进一步降低同步整流器栅极处驱动信号的电平，可快速关断同步整流器。在阅读本公开的全文(包括附图和权利要求)之后，本专利技术的上述特征和其他特征对本领域的普通技术人员将是显而易见的。附图说明图1示出了可利用本专利技术实施方案的反激转换器的示意图。图2示出了同步整流器由常规同步整流器驱动器驱动时，图1中的反激转换器的信号的波形。图3示出了同步整流器由根据本专利技术实施方案预置栅极的同步整流器驱动器驱动时，图1中的反激转换器的信号的波形。图4示出了预置栅极驱动信号和常规栅极驱动信号的波形对比。图5示出了MOSFET的典型接通区特性。图6示出了根据本专利技术实施方案的开关转换器电路的示意图。图7示出了根据本专利技术实施方案的图6中的开关转换器电路的信号波形。图8示出了根据本专利技术实施方案的同步整流器驱动器的示意图。图9示出了根据本专利技术实施方案的关断触发消隐电路的示意图。图10示出了根据本专利技术实施方案的同步整流器驱动器的预置栅极驱动器的示意图。图11示出了根据本专利技术实施方案的同步整流器驱动器的信号的波形。上述不同附图中使用相同的参考标记来指示相同部件或类似部件。具体实施方式为了让读者能够全面了解本专利技术的实施方案，本公开提供了许多具体细节，如电路、部件和方法的实施例等。然而，本领域普通技术人员应认识到，本专利技术可在缺少一个或多个具体细节的情况下实施。在其他情况下，为免模糊本专利技术的各个方面，已经熟知的细节并未示出，也未进行描述。图1示出了可利用本专利技术实施方案的反激转换器的示意图。在图1的实施例中，反激转换器包括初级侧开关QPR、同步整流器QSR、变压器T1和输出电容器COUT。在一个实施方案中，初级侧开关QPR和同步整流器QSR是MOSFET。当初级侧开关QPR接通时，变压器T1的初级绕组连通到输入电压源VIN，使得初级侧电流IPR流过初级绕组。当初级侧开关QPR关断时，存储在变压器T1的初级绕组中的电能会释放到变压器T1的次级绕组中。这会使同步整流器QSR的体二极管接通，使得同步整流器电流ISR流过变压器T1的次级绕组，对输出电容器COUT充电。检测到体二极管开始导通时，同步整流器QSR会接通，提供与其体二极管并联的低阻抗电流路径来最小化同步整流器QSR两端的正向压降。为了防止电流反相，同步整流器QSR在同步整流器电流ISR达到零之前关断。图2示出了同步整流器QSR由常规同步整流器驱动器(“SR驱动器”)驱动时，图1中的反激转换器的信号的波形。图2示出了同步整流器QSR的漏极至源极电压(见101)、同步整流器QSR的栅极至源极电压(即栅极驱动信号，见102)、初级侧开关QPR的栅极至源极电压VGS(见103)、同步整流器电流ISR(见104)和初级侧电流IPR(见105)的波形。图2还示出了用于控制同步整流器QSR的导通的关断阈值VTH.OFF和接通阈值VTH.ON。当同步整流器QSR的漏极至源极电压VGS降至低于接通阈值VTH.ON时(这是由其体二极管的导通引起的)，同步整流器QSR会接通。在相对于被关断的初级侧开关QPR的接通延迟时间TON.DLY(见107)之后，同步整流器QSR会接通。随着同步整流器电流ISR(即同步整流器QSR的漏极至源极电流)达到零，同步整流器QSR的漏极至源极电压VDS会升高超过关断阈值VTH.OFF，并且同步整流器QSR会关断。在相对于被接通的初级侧开关QPR的关断延迟时间TOFF.DLY(见108)之后，同步整流器QSR会关断。在图2的实施例中，同步整流器QSR的关断较晚。在同步整流器QSR关断之后，同步整流器电流ISR流过同步整流器QSR的体二极管，并且当同步整流器电流ISR达到零时，同步整流器QSR的体二极管被反向偏置。一般来讲，反激转换器以连续导通模式(CCM)运行时，在次级侧开关QPR接通之后，同步整流器电流ISR会在非常短的时间内(例如，50～100ns)下降。为了正确运行同步整流器QSR，不在初级侧开关QPR和同步整流器QSR之间形成任何严重的交叉导通，同步整流器栅极驱动器需要能够在非常短的时间内关断同步整流器QSR。然而，栅极驱动器的速度与其电路的物理尺寸有关。因而需要一种能够快速关断同步整流器QSR，同时相对于常规栅极驱动器还不会增加芯片尺寸的改良栅极驱动器。图3示出了当同步整流器QSR由根据本专利技术实施方案预置栅极的SR驱动器(例如，见图6，200)驱动时，图1中的反激转换器的信号的波形。图3示出了同步整流器QSR的漏极至源极电压(见121)、同步整流器QSR的栅极至源极电压(见122)、初级侧开关QPR的栅极至源极电压VGS(见123)、同步整流器电流ISR(见124)和初级侧电流IPR(见125)的波形。图3还示出了关断阈值VTH.OFF(见126)、接通阈值VTH.ON(见127)、关断延迟时间TOFF.DLY(见108)和接通延迟时间TON.DLY(见107)。在图3的实施例中，同步整流器QSR被预置栅极驱动信号(即同步整流器QSR的栅极至源极电压，见122)接通，该信号具有较高的第一电平，能够最小化同步整流器QSR的漏极至源极接通电阻RDSON。在之前开关周期的同步整流器导通时间过去50％(见128)之后，栅极驱动信号缓慢降至第二电平，该第二电平稍微高于同步整流器QSR的栅极接通阈值。栅极驱动信号一直保持在第二电平，直至同步整流器QSR关断为止。在图3的实施例中，具体表现为在一段时间内提供12V的栅极至源极电压VGS，然后把栅极至源极电压降低至5V。栅极至源极电压一直保持为5V本文档来自技高网...

【技术保护点】
一种同步整流器驱动器，包括：用于连接到同步整流器漏极的第一节点、用于连接到同步整流器源极的第二节点和用于连接到同步整流器栅极的第三节点；以及栅极驱动电路，所述栅极驱动电路被配置成：把输入至所述同步整流器的所述栅极的栅极驱动信号增大到第一电平以接通所述同步整流器；在基于所述同步整流器的导通时间的第一时间段过后，把所述栅极驱动信号从所述第一电平减小到第二电平；在第二时间段内把所述栅极驱动信号保持在所述第二电平；并且通过把所述栅极驱动信号从所述第二电平减小到第三电平来关断所述同步整流器。

【技术特征摘要】
2016.02.22 US 62/298,306;2016.11.22 US 15/358,3221.一种同步整流器驱动器，包括：用于连接到同步整流器漏极的第一节点、用于连接到同步整流器源极的第二节点和用于连接到同步整流器栅极的第三节点；以及栅极驱动电路，所述栅极驱动电路被配置成：把输入至所述同步整流器的所述栅极的栅极驱动信号增大到第一电平以接通所述同步整流器；在基于所述同步整流器的导通时间的第一时间段过后，把所述栅极驱动信号从所述第一电平减小到第二电平；在第二时间段内把所述栅极驱动信号保持在所述第二电平；并且通过把所述栅极驱动信号从所述第二电平减小到第三电平来关断所述同步整流器。2.根据权利要求1所述的同步整流器驱动器，其中所述第一时间段是所述同步整流器的所述导通时间的50％。3.根据权利要求1所述的同步整流器驱动器，其中所述栅极驱动电路包括：第一开关，所述第一开关具有连...

【专利技术属性】
技术研发人员：崔恒硕，黄伟轩，陈振松，
申请(专利权)人：快捷半导体有限公司，
类型：发明
国别省市：美国,US