用于检测在第一阶指令高速缓冲存储器中的恶意代码的集成电路和方法技术

本发明专利技术提供一种集成电路，其可包括：处理器；第一阶指令高速缓冲存储器，其具有第一存储容量；和第二阶高速缓冲存储器，其具有大于所述第一存储容量的第二存储容量。所述第一阶指令高速缓冲存储器经配置以存储所述第二阶高速缓冲存储器中所存储的指令的子集。所述第二阶高速缓冲存储器经配置以存储外部存储器中所存储的数据和指令的子集。所述处理器执行检测例程的内部循环，且监测所述内部循环的执行时间以检测所述第一阶指令高速缓冲存储器中的恶意代码。检测例程指令的总数大于所述第一存储容量。所述内部循环需要从所述第二阶高速缓冲存储器提取检测例程指令，且在所述内部循环的执行期间执行的指令的执行数目小于所述第一存储容量。

【技术实现步骤摘要】
【国外来华专利技术】用于检测在第一阶指令高速缓冲存储器中的恶意代码的集成电路和方法对相关申请案的交叉参考本申请案主张2014年9月22日向美国专利局申请的美国非临时申请案第14/493,306号的优先权和权利，所述申请案的全部内容以引用的方式并入本文中。
本专利技术大体上涉及检测与非高速缓冲存储(do-not-cache)攻击相关联的恶意代码。
技术介绍
许多计算环境包含直接从RAM提取一或多个指令的指令。这些指令不存储于第二阶(L2)高速缓冲存储器中，而是替代地直接被复制到较小且较快的第一阶(L1)指令高速缓冲存储器中。通常，绕过L2高速缓冲存储器为善意操作。然而，在不存取L2高速缓冲存储器的情况下执行代码的能力可允许敌人用不使用L2高速缓冲存储器的恶意/损毁代码替换使用L2高速缓冲存储器的无害代码而此替换不被发现。举例来说，如果整个恶意代码适应L1高速缓冲存储器，那么恶意代码可隐藏其存在而不被扫描/检测软件发现。因此，需要检测隐藏于第一阶指令高速缓冲存储器中的恶意代码的能力。
技术实现思路
本专利技术的一方面可在于一种集成电路，其包括：处理器；第一阶指令高速缓冲存储器，其具有第一存储容量；和第二阶高速缓冲存储器，其具有大于所述第一存储容量的第二存储容量。所述第一阶指令高速缓冲存储器耦合于所述处理器与所述第二阶高速缓冲存储器之间，且经配置以存储所述第二阶高速缓冲存储器中所存储的指令的子集。所述第二阶高速缓冲存储器耦合于所述第一阶指令高速缓冲存储器与外部存储器之间，且经配置以存储所述外部存储器中所存储的数据和指令的子集。所述处理器经配置以执行检测例程的内部循环，且监测所述内部循环的执行时间以检测所述第一阶指令高速缓冲存储器中的恶意代码。检测例程指令的总数大于所述第一存储容量。在执行期间，所述内部循环需要从所述第二阶高速缓冲存储器提取检测例程指令，且在所述内部循环的执行期间执行的指令的执行数目小于所述第一存储容量。在本专利技术的更详细方面中，所述执行数目可显著小于所述第一存储容量。所述检测例程指令可包括一系列类似函数，且所述系列类似函数中的至少两个函数可为不同的。在执行期间，所述检测例程的所述内部循环可包含基于在所述检测例程的所述执行之前未知的至少一个选择输入对至少一个检测例程指令的选择。本专利技术的另一方面可在于一种方法，其包括：通过处理器执行检测例程的内部循环，其中检测例程指令的总数大于第一阶指令高速缓冲存储器的第一存储容量；和在所述内部循环正在执行时从具有第二存储容量的第二阶高速缓冲存储器提取检测例程指令，所述第二阶高速缓冲存储器用于存储外部存储器中所存储的数据和指令的子集，其中在所述内部循环的执行期间执行的指令的执行数目小于所述第一存储容量；且通过所述处理器监测所述内部循环的执行时间以检测所述第一阶指令高速缓冲存储器中的恶意代码。本专利技术的另一方面可在于一种集成电路，其包括：用于执行检测例程的内部循环的装置，其中检测例程指令的总数大于第一阶指令高速缓冲存储器的第一存储容量；用于在所述内部循环正在执行时从具有第二存储容量的第二阶高速缓冲存储器提取检测例程指令的装置，所述第二阶高速缓冲存储器用于存储外部存储器中所存储的数据和指令的子集，其中在所述内部循环的执行期间执行的指令的执行数目小于所述第一存储容量；和用于监测所述内部循环的执行时间以检测所述第一阶指令高速缓冲存储器中的恶意代码的装置。本专利技术的另一方面可在于一种计算机程序产品，其包括：计算机可读媒体，其包括：用于使计算机执行检测例程的内部循环的代码，其中检测例程指令的总数大于第一阶指令高速缓冲存储器的第一存储容量，其中在执行期间所述内部循环需要从具有第二存储容量的第二阶高速缓冲存储器提取检测例程指令，所述第二阶高速缓冲存储器用于存储外部存储器中所存储的数据和指令的子集，且其中在所述内部循环的执行期间执行的指令的执行数目小于所述第一存储容量；和用于使所述计算机监测所述内部循环的执行时间以检测所述第一阶指令高速缓冲存储器中的恶意代码的代码。附图说明图1为无线通信系统的实例的框图。图2为根据本专利技术的方面的用于实施用于检测第一阶指令高速缓冲存储器中的恶意代码的技术的集成电路的框图。图3为根据本专利技术的方面的检测例程的流程图。图4为根据本专利技术的方面的用于检测第一阶指令高速缓冲存储器中的恶意代码的方法的流程图。图5为包含处理器和存储器的计算机的框图。具体实施方式词语“示例性”在本文中用以意谓“充当实例、例子或说明”。本文中描述为“示例性”的任何实施例不必解释为比其它实施例优选或更有利。参看图2和3，本专利技术的一方面可在于集成电路210，其包括：处理器220、具有第一存储容量的第一阶指令高速缓冲存储器230和具有大于第一存储容量的第二存储容量的第二阶高速缓冲存储器240。第一阶指令高速缓冲存储器耦合于处理器与第二阶高速缓冲存储器之间，且经配置以存储第二阶高速缓冲存储器中所存储的指令的子集。第二阶高速缓冲存储器耦合于第一阶指令高速缓冲存储器与外部存储器250之间，且经配置以存储外部存储器中所存储的数据和指令的子集。处理器经配置以执行检测例程300的内部循环310，且监测内部循环的执行时间以检测第一阶指令高速缓冲存储器中的恶意代码。检测例程指令的总数大于第一存储容量。在执行期间，内部循环需要从第二阶高速缓冲存储器提取检测例程指令，且在内部循环的执行期间执行的指令的执行数目小于第一存储容量。在本专利技术的更详细方面中，执行数目可显著小于第一存储容量。检测例程指令可包括一系列类似函数，且所述系列类似函数中的至少两个函数可为不同的。在执行期间，检测例程300的内部循环310可包含基于在检测例程的执行之前未知的至少一个选择输入对至少一个检测例程指令的选择。第一阶指令高速缓冲存储器可包括4千字节，且执行数目可包括16。进一步参看图1和5，远程站102可包括：包含处理器510(例如，集成电路210中的处理器220)、存储媒体520(例如，存储器250和/或磁盘驱动器)的计算机500、显示器530和例如小键盘的输入装置540以及无线连接550(例如，Wi-Fi连接和/或蜂窝式连接)。进一步参看图4，本专利技术的另一方面可在于方法400，其包括：通过处理器220执行检测例程300的内部循环310(步骤410)。检测例程指令的总数大于第一阶指令高速缓冲存储器230的第一存储容量。在内部循环正在执行时，从具有第二存储容量的第二阶高速缓冲存储器240提取检测例程指令，所述第二阶高速缓冲存储器用于存储外部存储器250中所存储的数据和指令的子集。在内部循环的执行期间执行的指令的执行数目小于第一存储容量。所述方法进一步包含通过处理器监测内部循环的执行时间以检测第一阶指令高速缓冲存储器中的恶意代码(步骤420)。本专利技术的另一方面可在于集成电路210，其包括：用于执行检测例程300的内部循环310的装置(例如，220、510)，其中检测例程指令的总数大于第一阶指令高速缓冲存储器230的第一存储容量；用于在内部循环正在执行时从具有第二存储容量的第二阶高速缓冲存储器240提取检测例程指令的装置(例如，220、510)，所述第二阶高速缓冲存储器用于存储外部存储器250中所存储的数据和指令的子集，且其中在内部循环的执行期间执行的指令的执行数目本文档来自技高网...

【技术保护点】
一种集成电路，其包括：处理器；第一阶指令高速缓冲存储器，其具有第一存储容量；和第二阶高速缓冲存储器，其具有大于所述第一存储容量的第二存储容量；所述第一阶指令高速缓冲存储器耦合于所述处理器与所述第二阶高速缓冲存储器之间，所述第一阶指令高速缓冲存储器经配置以存储所述第二阶高速缓冲存储器中所存储的指令的子集，所述第二阶高速缓冲存储器耦合于所述第一阶指令高速缓冲存储器与外部存储器之间，所述第二阶高速缓冲存储器经配置以存储所述外部存储器中所存储的数据和指令的子集，且所述处理器经配置以执行检测例程的内部循环，且监测所述内部循环的执行时间以检测所述第一阶指令高速缓冲存储器中的恶意代码，其中检测例程指令的总数大于所述第一存储容量，其中在执行期间所述内部循环需要从所述第二阶高速缓冲存储器提取检测例程指令，且其中在所述内部循环的执行期间执行的指令的执行数目小于所述第一存储容量。

【技术特征摘要】
【国外来华专利技术】2014.09.22 US 14/493,3061.一种集成电路，其包括：处理器；第一阶指令高速缓冲存储器，其具有第一存储容量；和第二阶高速缓冲存储器，其具有大于所述第一存储容量的第二存储容量；所述第一阶指令高速缓冲存储器耦合于所述处理器与所述第二阶高速缓冲存储器之间，所述第一阶指令高速缓冲存储器经配置以存储所述第二阶高速缓冲存储器中所存储的指令的子集，所述第二阶高速缓冲存储器耦合于所述第一阶指令高速缓冲存储器与外部存储器之间，所述第二阶高速缓冲存储器经配置以存储所述外部存储器中所存储的数据和指令的子集，且所述处理器经配置以执行检测例程的内部循环，且监测所述内部循环的执行时间以检测所述第一阶指令高速缓冲存储器中的恶意代码，其中检测例程指令的总数大于所述第一存储容量，其中在执行期间所述内部循环需要从所述第二阶高速缓冲存储器提取检测例程指令，且其中在所述内部循环的执行期间执行的指令的执行数目小于所述第一存储容量。2.根据权利要求1所述的集成电路，其中所述执行数目显著小于所述第一存储容量。3.根据权利要求1所述的集成电路，其中所述检测例程指令包括一系列类似函数，且其中所述系列类似函数中的至少两个函数为不同的。4.根据权利要求1所述的集成电路，其中在执行期间，所述检测例程的所述内部循环包含基于在所述检测例程的所述执行之前未知的至少一个选择输入对至少一个检测例程指令的选择。5.一种方法，其包括：通过处理器执行检测例程的内部循环，其中检测例程指令的总数大于第一阶指令高速缓冲存储器的第一存储容量；和在所述内部循环正在执行时从具有第二存储容量的第二阶高速缓冲存储器提取检测例程指令，所述第二阶高速缓冲存储器用于存储外部存储器中所存储的数据和指令的子集，其中在所述内部循环的执行期间执行的指令的执行数目小于所述第一存储容量；和通过所述处理器监测所述内部循环的执行时间以检测所述第一阶指令高速缓冲存储器中的恶意代码。6.根据权利要求5所述的方法，其中所述执行数目显著小于所述第一存储容量。7.根据权利要求5所述的方法，其中所述检测例程指令包括一系列类似函数，且其中所述系列类似函数的至少两个函数为不同的。8.根据权利要求5所述的方法，其中所述检测例程的所述内部循环在经执行时包含基于在所述检测例程的所述执行之前未知的至少一个选择输入对至少一个检测例程指令的选择。9.根据权利要求5所述的方法，其中所述第二存储容量大于所述第一存储容量且所述第一阶指令高速缓冲存储器存储所述第二阶高速缓冲存储器中所存储的指令的子集，其中所述第一阶指令高速缓冲存储器耦合于所述处理器与所述第二阶高速...

【专利技术属性】
技术研发人员：B·M·雅各布松，
申请(专利权)人：高通股份有限公司，
类型：发明
国别省市：美国,US