当前位置: 首页 > 专利查询>英特尔公司专利>正文

用于页表游走改变位的指令和逻辑制造技术

技术编号:16048925 阅读:38 留言:0更新日期:2017-08-20 08:37
处理器包括二进制翻译器、存储器管理单元和监测器单元。该二进制翻译器包括用于翻译代码区并且对区内的翻译指令重排序来产生事务的逻辑。存储器管理单元包括用于从事务接收存储器指令来访问存储器中的地址、基于在之前的页表游走期间对地址设置的位来确定在事务执行期间地址是否与之前的页表游走关联以及基于地址与之前的页表游走关联这一确定允许执行存储器指令的逻辑。监测器单元包括用于规定在事务执行期间指定地址是否与之前的页表游走关联的逻辑。

【技术实现步骤摘要】
【国外来华专利技术】用于页表游走改变位的指令和逻辑
本公开关于处理逻辑、微处理器和关联指令集架构的领域,该指令集架构在由处理器或其他处理逻辑执行时执行逻辑、数学或其他功能操作。本公开进一步关于处理自修改代码和与虚拟存储器的交互的领域。
技术介绍
多处理器系统变得越来越普遍。多处理器系统的应用的范围从最高性能系统直到嵌入式低功率计算机。多处理器系统的应用包括动态域分区一直到桌面计算。为了利用多处理器系统,待执行的代码可分成多个线程以供各种处理实体执行。每个线程可以彼此并行执行。此外,为了提高处理实体的效用,可能采用乱序执行。乱序执行可能在对这样的指令的所需输入变得可用时执行指令。从而,在代码序列中较晚出现的指令可在代码序列中较早出现的指令之前执行。这些一起与虚拟存储器和系统的存储器模型交互。附图说明实施例通过示例并且没有限制地在附图的图中图示。图1A是根据本公开的实施例用处理器形成的示范性计算机系统的框图,该处理器可以包括执行单元用于执行指令。图1B图示根据本公开的实施例的数据处理系统。图1C图示用于执行文本串比较操作的数据处理系统的其他实施例。图2是根据本公开的实施例对于处理器的微架构的框图,该处理器可本文档来自技高网...
用于页表游走改变位的指令和逻辑

【技术保护点】
一种处理器,其包括:二进制翻译器,其包括第一逻辑,用于翻译代码区并且对所述代码区内的翻译的指令重排序来产生事务;存储器管理单元,其包括:第二逻辑,用于从所述事务接收存储器指令来访问存储器中的地址;第三逻辑,用于基于在之前的页表游走期间对地址设置的位来确定在所述事务执行期间所述地址是否与所述之前的页表游走关联;以及第四逻辑,用于基于所述地址与所述之前的页表游走是否关联这一确定而允许执行所述存储器指令;以及监测器单元,其包括第五逻辑,用于规定在所述事务执行期间指定地址是否与所述之前的页表游走关联。

【技术特征摘要】
【国外来华专利技术】2014.12.23 US 14/5805691.一种处理器,其包括:二进制翻译器,其包括第一逻辑,用于翻译代码区并且对所述代码区内的翻译的指令重排序来产生事务;存储器管理单元,其包括:第二逻辑,用于从所述事务接收存储器指令来访问存储器中的地址;第三逻辑,用于基于在之前的页表游走期间对地址设置的位来确定在所述事务执行期间所述地址是否与所述之前的页表游走关联;以及第四逻辑,用于基于所述地址与所述之前的页表游走是否关联这一确定而允许执行所述存储器指令;以及监测器单元,其包括第五逻辑,用于规定在所述事务执行期间指定地址是否与所述之前的页表游走关联。2.如权利要求1所述的处理器,其中所述监测器单元进一步包括第六逻辑,用于规定在所述事务执行期间所述指定地址是否在所述之前的页表游走期间被访问过。3.如权利要求1所述的处理器,其中所述监测器单元进一步包括第六逻辑,用于规定在所述事务执行期间是否在所述之前的页表游走期间写入过所述指定地址。4.如权利要求1所述的处理器,其进一步包括页面未命中处理单元,该页面未命中处理单元包括:第六逻辑,用于响应于所述存储器管理单元的页表未命中而执行页表游走;第七逻辑,用于确定在所述页表游走期间读或写的地址;以及第八逻辑,用于采用在所述页表游走期间读或写的所确定的地址来填充所述监测器单元。5.如权利要求1所述的处理器,其中所述存储器管理单元进一步包括:第六逻辑,用于基于所述地址与任何之前的页表游走关联的确定来中止所述事务的执行;以及第七逻辑,用于基于所述地址与任何之前的页表游走关联这一确定采用有序方式重新执行所述事务。6.如权利要求1所述的处理器,其进一步包括引退单元,所述引退单元包括:第六逻辑,用于确定是否由于所述之前的页表游走而为页表设置任何位;以及第七逻辑,用于基于由于所述之前的页表游走而为页表设置位这一确定使高级存储缓冲器释放。7.如权利要求1所述的处理器,其中所述存储器管理单元进一步包括:第六逻辑,用于确定所述之前的页表游走是否完全或部分在不可高速缓存存储器内实施;以及第七逻辑,用于基于所述之前的页表游走在不可高速缓存存储器内完全或部分实施这一确定来中止所述事务的执行;以及第八逻辑,用于基于所述之前的页表游走在不可高速缓存存储器内完全或部分实施这一确定而采用有序方式重新执行所述事务。8.一种方法,其包括,在处理器内:翻译代码区并且对所述代码区内的翻译的指令重排序来产生事务;接收存储器指令来访问存储器中的地址;基于在之前的页表游走期间对地址设置的位来确定在所述事务执行期间所述地址是否与所述之前的页表游走关联;基于所述地址与所述之前的页表游走关联这一确定而允许执行所述存储器指令;以及规定在所述事务执行期间指定地址是否与所述之前的页表游走关联。9.如权利要求8所述的方法,其进一步包括规定在所述事务执行期间是否在所述之前的页表游走期间访问过所述指定地址。10.如权利要求8所述的方法,其进一步包括规定在所述事...

【专利技术属性】
技术研发人员:D凯佩尔J克尔姆
申请(专利权)人:英特尔公司
类型:发明
国别省市:美国,US

网友询问留言 已有0条评论
  • 还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。

1