移位寄存器电路、GOA电路和显示装置制造方法及图纸

本实用新型专利技术提供一种移位寄存器电路、GOA(阵列基板行驱动)电路和显示装置。所述移位寄存器电路包括移位寄存器单元，所述移位寄存器单元包括上拉节点和下拉节点；所述移位寄存器电路还包括：触控电位控制单元，分别与触控电位控制端、所述移位寄存器单元的输出端、所述上拉节点、所述下拉节点和低电平输出端连接，用于在触控阶段在所述触控电位控制端的控制下，控制所述移位寄存器单元的输出端、所述上拉节点和所述下拉节点都与低电平输出端连接。本实用新型专利技术在触控阶段不仅使得GOA电路不会输出栅极驱动信号，也使得移位寄存器单元不处于工作状态，降低GOA电路及显示面板的整体功耗，提高触控的精确性。

【技术实现步骤摘要】
移位寄存器电路、GOA电路和显示装置
本技术涉及显示驱动
，尤其涉及一种移位寄存器电路、GOA电路和显示装置。
技术介绍
手机及平板电脑所用液晶显示屏集成触控功能，已成为中小尺寸面板设计比较流行的方式，而中小尺寸液晶显示屏的栅极驱动电路普遍采用GOA(GateOnArray，阵列基板行驱动，将栅极驱动电路制作在阵列基板上)的方式；如果在触控阶段GOA电路输出栅极驱动信号将会严重干扰触控功能的实现，降低触控的灵敏度，甚至导致触控功能失效。现有技术或在先使用中较长使用在触控阶段强制将栅极信号输出端信号拉低，但此时GOA电路仍处于工作状态，增加了GOA电路及显示面板的整体功耗。
技术实现思路
本技术的主要目的在于提供一种移位寄存器电路、GOA电路和显示装置现有技术中较长使用在触控阶段强制将栅极信号输出端信号拉低，但此时GOA电路仍处于工作状态，增加了GOA电路及显示面板的整体功耗的问题。为了达到上述目的，本技术提供了一种移位寄存器电路，包括移位寄存器单元，所述移位寄存器单元的输出端与栅极驱动信号线连接；所述移位寄存器单元包括上拉节点、下拉节点、充放电模块、上拉节点控制模块、下拉节点控制模块和输出模块；所述上拉节点控制模块与所述上拉节点连接，所述下拉节点控制模块分别与所述上拉节点和所述下拉节点连接，所述充放电模块分别与所述上拉节点和所述移位寄存器单元的输出端连接，所述输出模块分别与所述上拉节点、所述下拉节点和所述移位寄存器单元的输出端连接；所述移位寄存器电路还包括：触控电位控制单元，分别与触控电位控制端、所述移位寄存器单元的输出端、所述上拉节点、所述下拉节点和低电平输出端连接，用于在触控阶段在所述触控电位控制端的控制下，控制所述移位寄存器单元的输出端、所述上拉节点和所述下拉节点都与低电平输出端连接。实施时，所述触控电位控制单元包括：第一触控电位控制晶体管，第一极与所述触控电位控制端连接，第二极与所述低电平输出端连接，第三极与所述移位寄存器单元的输出端连接；第二触控电位控制晶体管，第一极与所述触控电位控制端连接，第二极与所述低电平输出端连接，第三极与所述上拉节点连接；以及，第三触控电位控制晶体管，第一极与所述触控电位控制端连接，第二极与所述下拉节点连接，第三极与所述低电平输出端连接。实施时，所述第一触控电位控制晶体管、所述第二触控电位控制晶体管、所述第三触控电位控制晶体管都为n型晶体管，所述触控电位输出端用于在所述触控阶段输出高电平，并在显示阶段输出低电平；或者，所述第一触控电位控制晶体管、所述第二触控电位控制晶体管、所述第三触控电位控制晶体管都为p型晶体管，所述触控电位输出端用于在所述触控阶段输出低电平，并在显示阶段输出高电平。实施时，所述输出模块还分别与第一时钟信号输出端和低电平输出端连接；所述充放电模块的第一端与所述上拉节点连接，所述充放电模块的第二端与所述移位寄存器单元的输出端连接；所述上拉节点控制模块包括输入复位子模块和上拉节点控制子模块，所述下拉节点控制模块包括第一下拉节点控制子模块和第二下拉节点控制子模块，其中，所述输入复位子模块分别与第一扫描控制端、第二扫描控制端、第一扫描电平端、第二扫描电平端和所述上拉节点连接；所述上拉节点控制子模块分别与所述上拉节点、所述下拉节点和所述低电平输出端连接；所述第一下拉节点控制子模块分别与所述第一扫描电平端、所述第二扫描电平端、第二时钟信号输出端、第三时钟信号输出端、高电平输出端、所述下拉节点和下拉控制节点连接，用于在正向扫描时在所述第一扫描电平端的控制下控制所述下拉控制节点与所述第二时钟信号输出端连接，并当所述第二时钟信号输出端输出高电平时控制所述下拉节点与所述高电平输出端连接，在反向扫描时在所述第二扫描电平端的控制下控制所述下拉控制节点与所述第三时钟信号输出端连接，并当所述第三时钟信号输出端输出高电平时控制所述下拉节点与所述高电平输出端连接；所述第二下拉节点控制子模块分别与所述上拉节点、所述下拉节点和所述低电平输出端连接。实施时，所述第一下拉节点控制子模块包括：第一下拉节点控制晶体管，第一极与所述第一扫描电平端连接，第二极与所述第二时钟信号输出端连接，第二极与所述下拉控制节点连接；第二下拉节点控制晶体管，第一极与所述第二扫描电平端连接，第二极与所述下拉控制节点连接，第三极与所述第三时钟信号输出端连接；以及，第三下拉节点控制晶体管，第一极与所述下拉控制节点连接，第二极与所述高电平输出端连接，第三极与所述下拉节点连接。实施时，在正向扫描时，所述第一扫描控制端为输入端，所述第二扫描控制端为复位端，所述第一扫描电平端为高电平输出端，所述第二扫描电平端为低电平输出端；在反向扫描时，所述第一扫描控制端为复位端，所述第二扫描电平端为输入端，所述第一扫描电平端为低电平输出端，所述第二扫描电平端为高电平输出端；所述输入复位子模块用于在输入阶段在输入端的控制下控制所述上拉节点的电位为高电平，在复位阶段在复位端的控制下控制所述上拉节点的电位为低电平。实施时，所述输入复位子模块包括：第一扫描晶体管，第一极与所述第一扫描控制端连接，第二极与所述第一扫描电平端连接，第三极与所述上拉节点连接；以及，第二扫描晶体管，第一极与所述第二扫描控制端连接，第二极与所述上拉节点连接，第三极与所述第二扫描电平端连接。实施时，所述输出模块用于当所述上拉节点的电位为高电平时控制所述移位寄存器单元的输出端与所述第一时钟信号输出端连接，当所述下拉节点的电位为高电平时控制所述移位寄存器单元的输出端与所述低电平输出端连接；所述第二下拉节点控制子模块用于当所述上拉节点的电位为高电平时控制所述下拉节点与所述低电平输出端连接；所述上拉节点控制子模块用于当所述下拉节点的电位为高电平时控制所述上拉节点与所述低电平输出端连接。实施时，所述输出模块包括：第一上拉晶体管，第一极与所述高电平输出端连接，第二极所述上拉节点连接；第二上拉晶体管，第一极与所述第一上拉晶体管的第二极连接，第二极与所述移位寄存器单元的输出端连接，第三极与所述第一时钟信号输出端连接；以及，下拉晶体管，第一极与所述下拉节点连接，第二极与所述低电平输出端连接，第三极与所述移位寄存器单元的输出端连接；所述第二下拉节点控制子模块包括：第四下拉节点控制晶体管，第一极与所述上拉节点连接，第二极与所述下拉节点连接，第三极与所述低电平输出端连接；以及，下拉节点控制电容，第一端与所述低电平输出端连接，第二端与所述下拉节点连接；所述上拉节点控制子模块包括：上拉节点控制晶体管，第一极与所述下拉节点连接，第二极与所述低电平输出端连接，第三极与所述上拉节点连接；所述充放电模块包括：存储电容，第一端与所述上拉节点连接，第二端与所述移位寄存器单元的输出端连接。本技术还提供了一种GOA电路，包括多个级联的上述的移位寄存器电路。本技术还提供了一种显示装置，包括上述的栅极驱动电路。与现有技术相比，本技术所述的移位寄存器电路、GOA电路和显示装置通过采用触控电位控制单元在触控阶段将移位寄存器单元的输出端输出的栅极驱动信号、上拉节点的电位和下拉节点的电位都拉低为低电平，从而不仅使得GOA电路不会输出栅极驱动信号，也使得移位寄存器单元不处于工作状态，降低G本文档来自技高网...

【技术保护点】
一种移位寄存器电路，包括移位寄存器单元，所述移位寄存器单元的输出端与栅极驱动信号线连接；所述移位寄存器单元包括上拉节点、下拉节点、充放电模块、上拉节点控制模块、下拉节点控制模块和输出模块；所述上拉节点控制模块与所述上拉节点连接，所述下拉节点控制模块分别与所述上拉节点和所述下拉节点连接，所述充放电模块分别与所述上拉节点和所述移位寄存器单元的输出端连接，所述输出模块分别与所述上拉节点、所述下拉节点和所述移位寄存器单元的输出端连接；其特征在于，所述移位寄存器电路还包括：触控电位控制单元，分别与触控电位控制端、所述移位寄存器单元的输出端、所述上拉节点、所述下拉节点和低电平输出端连接，用于在触控阶段在所述触控电位控制端的控制下，控制所述移位寄存器单元的输出端、所述上拉节点和所述下拉节点都与低电平输出端连接。

【技术特征摘要】
1.一种移位寄存器电路，包括移位寄存器单元，所述移位寄存器单元的输出端与栅极驱动信号线连接；所述移位寄存器单元包括上拉节点、下拉节点、充放电模块、上拉节点控制模块、下拉节点控制模块和输出模块；所述上拉节点控制模块与所述上拉节点连接，所述下拉节点控制模块分别与所述上拉节点和所述下拉节点连接，所述充放电模块分别与所述上拉节点和所述移位寄存器单元的输出端连接，所述输出模块分别与所述上拉节点、所述下拉节点和所述移位寄存器单元的输出端连接；其特征在于，所述移位寄存器电路还包括：触控电位控制单元，分别与触控电位控制端、所述移位寄存器单元的输出端、所述上拉节点、所述下拉节点和低电平输出端连接，用于在触控阶段在所述触控电位控制端的控制下，控制所述移位寄存器单元的输出端、所述上拉节点和所述下拉节点都与低电平输出端连接。2.如权利要求1所述的移位寄存器电路，其特征在于，所述触控电位控制单元包括：第一触控电位控制晶体管，第一极与所述触控电位控制端连接，第二极与所述低电平输出端连接，第三极与所述移位寄存器单元的输出端连接；第二触控电位控制晶体管，第一极与所述触控电位控制端连接，第二极与所述低电平输出端连接，第三极与所述上拉节点连接；以及，第三触控电位控制晶体管，第一极与所述触控电位控制端连接，第二极与所述下拉节点连接，第三极与所述低电平输出端连接。3.如权利要求2所述的移位寄存器电路，其特征在于，所述第一触控电位控制晶体管、所述第二触控电位控制晶体管、所述第三触控电位控制晶体管都为n型晶体管，所述触控电位输出端用于在所述触控阶段输出高电平，并在显示阶段输出低电平；或者，所述第一触控电位控制晶体管、所述第二触控电位控制晶体管、所述第三触控电位控制晶体管都为p型晶体管，所述触控电位输出端用于在所述触控阶段输出低电平，并在显示阶段输出高电平。4.如权利要求1至3中任一权利要求所述的移位寄存器电路，其特征在于，所述输出模块还分别与第一时钟信号输出端和低电平输出端连接；所述充放电模块的第一端与所述上拉节点连接，所述充放电模块的第二端与所述移位寄存器单元的输出端连接；所述上拉节点控制模块包括输入复位子模块和上拉节点控制子模块，所述下拉节点控制模块包括第一下拉节点控制子模块和第二下拉节点控制子模块，其中，所述输入复位子模块分别与第一扫描控制端、第二扫描控制端、第一扫描电平端、第二扫描电平端和所述上拉节点连接；所述上拉节点控制子模块分别与所述上拉节点、所述下拉节点和所述低电平输出端连接；所述第一下拉节点控制子模块分别与所述第一扫描电平端、所述第二扫描电平端、第二时钟信号输出端、第三时钟信号输出端、高电平输出端、所述下拉节点和下拉控制节点连接，用于在正向扫描时在所述第一扫描电平端的控制下控制所述下拉控制节点与所述第二时钟信号输出端连接，并当所述第二时钟信号输出端输出高电平时控制所述下拉节点与所述高电平输出端连接，在反向扫描时在所述第二扫描电平端的控制下控制所述下拉控制节点与所述第三时钟信号输出端连接，并当所述第三时钟信号输出端输出高电平时控制所述下拉节点与所述高电平输出端连接；所述第二下拉节点控制子模块分别与所述上拉节点、所述下拉节点和所述低...

【专利技术属性】
技术研发人员：郝学光，
申请(专利权)人：京东方科技集团股份有限公司，
类型：新型
国别省市：北京,11