用于制造包括薄半导体晶圆的半导体器件的方法技术

提供了一种用于制造垂直功率半导体器件的方法，其中在半导体晶圆（101）的第一主面（103）提供第一杂质。第一氧化物层（112）被形成在所述晶圆（101）的所述第一主面（103）上，其中所述第一氧化物层（112）以如下方式采用第二杂质部分地被掺杂：采用所述第二杂质掺杂的所述第一氧化物层（112）的任何第一部分被没有采用所述第二杂质被掺杂的且被部署在所述第一氧化物层（112）的所述第一部分和所述半导体晶圆（101）的所述第一主面（103）之间的所述第一氧化物层（112）的第二部分来与所述半导体晶圆隔离开。其后，载体晶圆（115）被接合到所述第一氧化物层（112）。在所述半导体晶圆（101）的所述第二主面（102）上的线前段处理期间，所述第二杂质从所述第一氧化物层（112）通过在所述线前段处理期间生成的热量从所述半导体晶圆（101）的第一主面（103）被扩散到所述半导体晶圆（101）中。

【技术实现步骤摘要】
【国外来华专利技术】用于制造包括薄半导体晶圆的半导体器件的方法
本专利技术涉及功率半导体器件领域，且更特定地，涉及用于制造包括薄半导体晶圆（wafer）的半导体器件的方法，其涉及半导体晶圆的正面上的线前段（front-end-of-line）处理，以及背面处理。
技术介绍
从EP1065706A2已知有集成电路、半导体器件以及用于做出其的方法。每一个实施例示出了器件晶圆中的扩散、掺杂背面层，其是被接合（bond）到操作晶圆的氧化物。扩散层可起源在器件晶圆中、在操作晶圆中、在接合氧化物中或在另外的多晶硅或外延硅的半导体层中。所述方法使用热接合氧化物或热氧化物与沉积氧化物的组合。从WO94/23444A2已知有低温晶圆接合，其在晶圆之间使用化学反应材料，以形成接合区来将两个晶圆接合到一起。示例包含采用硅氧化接合液体的硅晶圆，该硅氧化接合液体还准许引入辐射硬化掺杂物以及电活性掺杂物来作为该接合液体的组分。硅晶圆也可以使用包含多晶硅和金属的沉积层的固态反应物来形成硅化物所接合的区。氧化剂（诸如硝酸）可被用于接合液体中，且接合液体可连同固态接合反应物被使用。硅晶圆上的介质层可在另外的硅被提供用于接合反应时来被使用。从此类接合的晶圆被制作的集成电路可具有隐埋层以及辐射硬化和隐埋电阻器。从US5034343A已知有一种过程，其包含通过中间接合氧化物层将第一器件晶圆接合到操作晶圆，并将器件晶圆薄化到不大于7毫英寸。1毫英寸之下的外延器件层可被添加。器件形成步骤在第一器件晶圆的第一表面上被执行。在这之后，跟随地将操作晶圆移除以生产具有第一器件层的大体厚度的所得晶圆。为了生产绝缘体上硅（SOI），通过中间氧化物层将第三器件晶圆接合到第一器件晶圆的第一表面，并将第三晶圆薄化到不大于40微米。第一和第三器件晶圆形成所得的SOI晶圆。从US6872640B1已知有采用绝缘体上硅（SOI）技术形成的具有减小的漏极引发壁垒降低（DIBL）特性的CMOS器件，以及用于生产其的方法。该方法牵涉通过掩模层中的开口以及通过p-阱和n-阱的沟道区域的到绝缘体层中的高能量、高剂量注入，从而创建大体上在源极和漏极之间的SOI晶圆的栅极区域下的绝缘层之内的硼磷硅酸盐玻璃（BPSG）扩散源。尾端高温处理步骤引发扩散源中所含有的掺杂物扩散到p-阱和n-阱中，从而在栅极之下沟道中形成不对称逆行（retrograde）掺杂物概况（profile）。该方法能够选择性地被应用到晶圆的被选择部分，以调节器件特性，诸如用于存储器单元。降低生产成本是半导体器件制造中的重要目标。用于降低半导体器件制造中的成本的一个手段是使用具有更大直径的半导体晶圆。使用更大的晶圆能够显著地增加半导体器件制造中的产出。半导体功率器件（诸如绝缘栅双极晶体管（IGBT））在具有直径高达300mm的晶圆上同时被制造。在诸如IGBT、双模式绝缘栅晶体管（BIGT）、PIN二极管、栅极关断（GTO）晶闸管等垂直功率器件（对于其而言，电流以垂直于晶圆平面的方向穿过器件流动）的制作中，正面和背面要经历生产过程。背面处理包含通过离子注入以及随后的热活化来形成缓冲层、阳极层和/或阴极层。由于器件厚度并不符合对于特定晶圆尺寸的SEMI（半导体设备和材料国际）标准，故必须掌握对被薄化的晶圆的操作。对薄的大晶圆的操作牵涉晶圆破损或机械损伤的风险。一种用于半导体器件的已知制造方法参考图1a到1f简要地被解释。首先，图1中所示的具有正面2和背面3的低掺杂n型硅晶圆1经历了正面2上的线前段处理。术语线前段处理应包含一直到（但不包含）金属化层的沉积的所有半导体器件制造过程步骤。示范地，其应包含所有的高温过程步骤，其中温度在900℃以上。在制造IGBT的情况中，线前段处理导致了晶圆1的正面2上的拓扑，其具有如图1b中所示的在其中的p型区域4、氧化物层5以及多晶硅栅极6。在所有的线前段高温处置期间，边缘终端区域（未被示出在图中）从晶圆1的正面2被驱进晶圆1中一直到15μm的深度。继线前段处理之后，顶部金属化层7被形成在正面上。其后，晶圆1被薄化以获得如图1c中所示的被薄化晶圆1'。晶圆1的薄化通常包含机械研磨和化学刻蚀的组合。下一步，执行被薄化晶圆1'的背面处理。在背面处理的第一步骤中，n型缓冲层8通过深扩散形成在被薄化晶圆1'的背面3'上（如图1d中所示）。其后，薄的高度掺杂p型阳极层9通过从被薄化晶圆1'的背面3'到该被薄化晶圆1'中的p型掺杂物的扩散来被形成在被薄化晶圆的背面上（如图1e中所示）。n型缓冲层8的以及p型阳极层9的被注入掺杂物必须通过热处置来被活化。为了避免影响晶圆的被处理过的正面，激光热退火（LTA）过程是用于缓冲层8和阳极层9的活化的现有技术。背面处理的最终步骤是在阳极层9上形成背面金属化10（如图1f中所示）。在以上所描述的方法中，薄化过程在线前段处理以及形成顶部金属化层以最小化操作被薄化晶圆时的晶圆破损的风险之后，来在制造方法的后期被实行。压力必须被应用在用于对晶圆进行薄化的机械研磨过程中，并遗留下形成在正面表面上的或在晶圆的堆积层中的任何拓扑或结构的印记。因此，薄化的均一性被形成在晶圆上的拓扑所恶化。进一步地，背面处理要求对被薄化晶圆进行操作，且相应地牵涉晶圆破损的风险。而且，在对背面的处置期间晶圆的正面与晶圆支撑物的任何接触容易导致在正面上的颗粒或损伤正面。作为用来进一步最小化晶圆破损的风险的备选途径，能够考虑在对晶圆进行薄化之前通过深扩散来形成缓冲层。然而，缓冲层的此类深扩散的必要深度随着在薄化过程期间要被移除的层的厚度的增加而增加。由于依据SEMI标准更大的晶圆具有更大的厚度的事实，在晶圆的薄化之前通过深扩散来形成缓冲层对于具有200mm或更大的直径的晶圆不再是可行的。制造包含晶圆上通过外延的缓冲层的器件是用来避免操作被薄化晶圆且最小化晶圆破损的风险的另一可能途径。然而，半导体层的外延具有以下劣势：它相比较于用于制造半导体器件的以上所描述的方法牵涉更高的成本。
技术实现思路
本专利技术的目的是提供用于制造包括薄晶圆的半导体器件的方法，其能够最小化晶圆破损的风险，能够避免在背面处置期间正面上的颗粒生成，能够避免在背面处置期间损伤正面，能够避免在最终器件中晶圆的不均一厚度，且同时是成本高效的。该目的通过依据权利要求1的用于制造垂直功率半导体器件的方法而被达到。在依据权利要求1的本专利技术的该方法，半导体晶圆在线前段处理期间处于被接合到载体晶圆的状态中。相应地，在线前段处理期间，晶圆破损的风险被最小化，而无论半导体晶圆有多薄。此外，当由第二杂质通过线前段处理期间所生成的热量从半导体晶圆的第一主面扩散到半导体晶圆中而在半导体晶圆的第一主面上形成掺杂层时，半导体晶圆仍然被接合到载体晶圆。因此，相比较于以上所描述的已知方法（其中，形成阳极层9牵涉对被薄化半导体晶圆1'的操作），由于操作薄半导体晶圆而引起晶圆破损的风险进一步地被减小。最终，第二杂质不必须像在以上所描述的已知方法中缓冲层8和阳极层9所必须的通过另外的热处置（诸如通过LTA过程）来被活化。这能够避免在背面处置期间正面上的颗粒生成，且能够避免在背面处置期间损伤正面。在依据权利要求1的该方法中，没有采用第二杂质进行掺杂的第一氧化物层的第二部分充当对于第二杂质的本文档来自技高网...

【技术保护点】
一种用于制造垂直功率半导体器件的方法，其中所述方法包括以下步骤：（i）提供具有第一主面（103）以及与所述第一主面（103）相对的第二主面（102）的半导体晶圆（101）；（ii）将第一杂质应用到所述第一主面（103）上；（iii）在所述半导体晶圆（101）的至少所述第一主面（103）上形成第一氧化物层（112），其中在所述半导体晶圆（101）的所述第一主面（103）上形成的所述第一氧化物层（112）以如下方式采用第二杂质部分地被掺杂：采用所述第二杂质掺杂的所述第一氧化物层（112）的任何第一部分被没有采用所述第二杂质掺杂的且被部署在所述第一氧化物层（112）的所述第一部分和所述半导体晶圆（101）的所述第一主面（103）之间的所述第一氧化物层（112）的第二部分来与所述半导体晶圆隔离开；（iv）将载体晶圆（115）接合到所述半导体晶圆（101）的所述第一主面（103）上的所述第一氧化物层（112）；（v）在所述接合步骤（iv）之后，在所述半导体晶圆（101）的所述第二主面（102）上进行线前段处理，其中所述第二杂质从所述第一氧化物层（112）通过在所述线前段处理期间生成的热量而从所述半导体晶圆（101）的第一主面（103）被扩散到所述半导体晶圆（101）中；（vi）在所述线前段处理步骤（v）之后，移除所述载体晶圆（115）以及所述半导体晶圆（101）的所述第一主面（103）上的所述第一氧化物层（112）；以及（vii）在所述移除步骤（vi）之后，在所述半导体晶圆（101）的所述第一主面（103）上形成背部金属化层（110），以形成到所述半导体晶圆（101）的欧姆接触。...

【技术特征摘要】
【国外来华专利技术】2014.09.15 EP 14184793.91.一种用于制造垂直功率半导体器件的方法，其中所述方法包括以下步骤：（i）提供具有第一主面（103）以及与所述第一主面（103）相对的第二主面（102）的半导体晶圆（101）；（ii）将第一杂质应用到所述第一主面（103）上；（iii）在所述半导体晶圆（101）的至少所述第一主面（103）上形成第一氧化物层（112），其中在所述半导体晶圆（101）的所述第一主面（103）上形成的所述第一氧化物层（112）以如下方式采用第二杂质部分地被掺杂：采用所述第二杂质掺杂的所述第一氧化物层（112）的任何第一部分被没有采用所述第二杂质掺杂的且被部署在所述第一氧化物层（112）的所述第一部分和所述半导体晶圆（101）的所述第一主面（103）之间的所述第一氧化物层（112）的第二部分来与所述半导体晶圆隔离开；（iv）将载体晶圆（115）接合到所述半导体晶圆（101）的所述第一主面（103）上的所述第一氧化物层（112）；（v）在所述接合步骤（iv）之后，在所述半导体晶圆（101）的所述第二主面（102）上进行线前段处理，其中所述第二杂质从所述第一氧化物层（112）通过在所述线前段处理期间生成的热量而从所述半导体晶圆（101）的第一主面（103）被扩散到所述半导体晶圆（101）中；（vi）在所述线前段处理步骤（v）之后，移除所述载体晶圆（115）以及所述半导体晶圆（101）的所述第一主面（103）上的所述第一氧化物层（112）；以及（vii）在所述移除步骤（vi）之后，在所述半导体晶圆（101）的所述第一主面（103）上形成背部金属化层（110），以形成到所述半导体晶圆（101）的欧姆接触。2.依据权利要求1所述的用于制造半导体器件的方法，包括在步骤（i）之后但在所述线前段处理步骤（v）之前的薄化所述半导体晶圆（101）的步骤。3.依据权利要求2所述的用于制造半导体器件的方法，其中薄化所述半导体晶圆（101）的所述步骤在所述接合步骤（iv）之后通过从所述半导体晶圆（101）的第二主面（102）对所述半导体晶圆（101）进行薄化来被执行。4.依据权利要求2所述的用于制造半导体器件的方法，其中薄化所述半导体晶圆（101）的所述步骤在所述第一氧化物层形成步骤（iii）之前被执行。5.依据前述权利要求中任一项所述的用于制造半导体器件...

【专利技术属性】
技术研发人员：W贾尼施，A德维里伊斯，S马特蒂亚斯，
申请(专利权)人：ABB瑞士股份有限公司，
类型：发明
国别省市：瑞士,CH