转态强制编码接收器及用于转态强制编码接收器中接收方法技术

本发明专利技术公开了转态强制编码接收器及其所使用的接收方法，其中的一种转态强制编码接收器包括：延迟线电路，用于在普通模式下，使用校准后的延迟设定来延迟多个向量信号以分别产生多个延迟后的向量信号；转态侦测电路，用于侦测所述多个延迟后的向量信号中的一个特定延迟后的向量信号的转态；数据采样电路，用于根据采样时间对所述多个向量信号进行采样，其中，所述采样时间根据所述转态侦测电路的输出确定；以及偏差校准电路，用于在校准模式下，设置所述校准后的延迟设定；其中，在所述普通模式下，不同延迟后的向量信号的转态偏差被所述校准后的延迟设定减小。本发明专利技术可在无需时钟数据恢复的情形下正确采样所接收的向量信号。

Rotating state forced encoding receiver and method for receiving in a forced encoding receiver

The invention discloses a method to receive state encoding and the mandatory receiver, one of the transition force receiver includes: encoding delay line circuit used in common mode, using a calibrated delay set to delay multiple vector signal to generate a plurality of delay after the vector signal respectively; transition detection for the transition detection circuit, the plurality of delay vector signal in a specified delay vector signal; data sampling circuit, according to the sampling time of sampling, the plurality of vector signal which is output by the sampling time according to the rotation state detecting circuit and determine the deviation; the calibration circuit used in the calibration mode, set the calibrated delay set; among them, in the normal mode, vector signals of different delayed transition by the deviation The delay setting after calibration is reduced. The invention can correctly receive the received vector signals without the need for clock data recovery.

【技术实现步骤摘要】
转态强制编码接收器及用于转态强制编码接收器中接收方法
本专利技术涉及接收器端的数据恢复，尤指一种不使用时钟数据恢复(ClockandDataRecovery，CDR)以采样向量信号的转态强制编码(TransitionEnforcingCoding,TEC)接收器。
技术介绍
转态强制编码是用以将位序列(bitsequence)转换为在不同芯片间收发的多个向量信号(vectorsignal)的技术，转态强制编码使得转态(transition)总是在向量信号的邻近状态间出现，举例来说，向量信号记录代表目前传送时钟周期中的目前状态的数据位(databit)，并且记录代表下一个传送时钟周期的下一状态的数据位，其中代表目前状态的数据位以及下一状态的数据位具有至少一位的转置(例如1→0或0→1)。传统的转态强制编码接收器具有时钟数据恢复(ClockandDataRecovery,CDR)电路，该时钟数据恢复电路用以调整采样时间使得数据采样器可获得最佳设定/保持时间余量(margin)以正确采样所接收的向量信号，然而，该时钟数据恢复电路将导致较大的芯片面积以及较高的功率消耗，并且将需要额外的锁定时间(lock-intime)以确保数据采样的正确性，另外，若该转态强制编码传送器需要较广范围的数据率，该转态强制编码接收器中的时钟数据恢复电路需要使用较广范围的时钟数据恢复电路来实现，其将造成较高的制造成本。因此，需要可在不使用任何时钟数据恢复电路下正确采样所接收的向量信号的转态强制编码接收器设计。
技术实现思路
根据本专利技术的实施例，揭露一种转态强制编码接收器，可在无需时钟数据恢复时正确采样所接收的向量信号。根据本专利技术的第一实施例，揭露一种转态强制编码接收器，其可包括：延迟线电路，用于在普通模式下，使用校准后的延迟设定来延迟多个向量信号以分别产生多个延迟后的向量信号；转态侦测电路，用于侦测所述多个延迟后的向量信号中的一个特定延迟后的向量信号的转态；数据采样电路，用于根据采样时间对所述多个向量信号进行采样，其中，所述采样时间根据所述转态侦测电路的输出确定；以及偏差校准电路，用于在校准模式下，设置所述校准后的延迟设定；其中，在所述普通模式下，不同延迟后的向量信号的转态偏差被所述校准后的延迟设定减小。根据本专利技术的第二实施例，揭露一用于转态强制编码接收器的接收方法，其可包括：在校准模式下，执行偏差校准以设置校准后的延迟设定；在普通模式下，使用校准后的延迟设定来延迟多个向量信号以分别产生多个延迟后的向量信号，其中，在所述普通模式下，不同延迟后的向量信号的转态偏差被所述校准后的延迟设定减小；侦测所述多个延迟后的向量信号中的一个特定延迟后的向量信号的转态；根据采样时间对所述多个向量信号进行采样，其中，所述采样时间根据所述转态侦测输出确定。通过以上所述实施例，本专利技术可在无需时钟数据恢复的情形下正确采样所接收的向量信号。【附图说明】图1是根据本专利技术一个实施例的通信系统的示意图。图2是根据本专利技术一个实施例的不使用传统时钟数据恢复以采样向量信号的第一概念示意图。图3是根据本专利技术一个实施例的不使用传统时钟数据恢复以采样向量信号的第二概念示意图。图4是根据本专利技术第一实施例的转态强制编码接收器的示意图。图5是根据图4所示的转态强制编码接收器所执行的数据采样操作的范例示意图。图6是根据图4所示的转态强制编码接收器的电路实现示意图。图7是根据本专利技术第二实施例的转态强制编码接收器的示意图。图8是根据图7所示的转态强制编码接收器所执行的数据采样操作的范例示意图。图9是根据图7所示的转态强制编码接收器的电路实现示意图。图10是根据本专利技术第三实施例的转态强制编码接收器的示意图。图11是根据本专利技术第四实施例的转态强制编码接收器的示意图。图12是根据图10所示的分频器与数据采样电路的电路实现示意图。图13是根据图11所示的分频器与数据采样电路的电路实现示意图。图14是根据本专利技术第五实施例的转态强制编码接收器的示意图。图15是根据本专利技术第六实施例的转态强制编码接收器的示意图。图16是根据本专利技术第七实施例的转态强制编码接收器的示意图。图17是根据本专利技术第八实施例的转态强制编码接收器的示意图。图18是根据本专利技术实施例的多电平向量信号的示意图。图19是根据本专利技术实施例的由通过不同接脚所传送的多电平信号所定义的电平过渡的示意图。图20示出触发时钟由于较短的延迟时间D而遭遇短时脉冲波干扰的一种情形。图21示出触发时钟由于合理配置的延迟时间D而不遭遇短时脉冲波干扰的一种情形。图22根据本专利技术的一个实施例示出一种采样向量信号，该采样向量信号使用依据相位或时间偏差补偿后的向量信号确定的采样时间。图23根据本专利技术的第九实施例示出包括偏差校准的转态强制编码接收器。图24示出图23的转态强制编码接收器2300执行的数据采样操作的一个实施例。图25示出一个可同时实现图23的延迟线电路2304、转态侦测电路404以及数据采样电路406的电路。图26示出可实现图23的偏差校准电路的电路。图27依照MIPIC-PHY规范示出一串“2”符号(为双转态符号)。图28依照MIPIC-PHY规范示出一串“4”符号(为双转态符号)。图29根据本专利技术的一个实施例示出时间-数字转换器和延迟线合作操作来获得时间-数字转换的实施例。图30依据本专利技术的一个实施例示出执行时间-数字转换来测量两个测试向量信号的时间差的实施例。图31示出图23所示的偏差校准电路2302的可替换的电路的实施例。图32根据本专利技术的第十实施例示出包括偏差校准功能的转态强制编码接收器。图33根据本专利技术的第十一实施例示出包括偏差校准功能的转态强制编码接收器。图34根据本专利技术的第十二实施例示出包括偏差校准功能的转态强制编码接收器。图35根据本专利技术的第十三实施例示出包括偏差校准功能的转态强制编码接收器。【具体实施方式】在说明书及后续的权利要求当中使用了某些词汇来指称特定的组件。本领域技术人员应可理解，硬件制造商可能会用不同的名词来称呼同一个组件。本说明书及后续的权利要求并不以名称的差异来作为区分组件的方式，而是以组件在功能上的差异来作为区分的准则。在通篇说明书及后续的权利要求当中所提及的「包含」是为一开放式的用语，故应解释成「包含但不限定于」。此外，「耦接」一词在此是包含任何直接及间接的电气连接手段，因此，若文中描述一第一装置耦接于一第二装置，则代表该第一装置可直接电气连接于该第二装置，或者通过其他装置或连接手段间接地电气连接至该第二装置。图1是根据本专利技术一个实施例的通信系统的示意图，其中通信系统100包含位于第一芯片102中的编码器112和传送器114，并另包含位于第二芯片104中的接收器122以及解码器124，编码器112可根据所使用的转态强制编码算法来将n位的二进制数据b[n-1,0]编码为k个向量信号v[k-1,0]，传送器114具有串行器(serializer)(未显示于图中)以将k个向量信号v[k-1,0]转换为用以高速数据传送的m个向量信号s[m-1,0]，然后通过m个平行信道将该m个向量信号s[m-1,0]从第一芯片102传送至第二芯片104。该接收器122从该m个平行信道接收该m个向量信号s[m-1,0]，并且具有解本文档来自技高网...

【技术保护点】
一种转态强制编码接收器，其特征在于，包含:延迟线电路，用于在普通模式下，使用校准后的延迟设定来延迟多个向量信号以分别产生多个延迟后的向量信号；转态侦测电路，用于侦测所述多个延迟后的向量信号中的一个特定延迟后的向量信号的转态；数据采样电路，用于根据采样时间对所述多个向量信号进行采样，其中，所述采样时间根据所述转态侦测电路的输出确定；以及偏差校准电路，用于在校准模式下，设置所述校准后的延迟设定；其中，在所述普通模式下，不同延迟后的向量信号的转态偏差被所述校准后的延迟设定减小。

【技术特征摘要】
2016.01.25 US 15/005,016;2016.11.14 US 62/421,375;1.一种转态强制编码接收器，其特征在于，包含:延迟线电路，用于在普通模式下，使用校准后的延迟设定来延迟多个向量信号以分别产生多个延迟后的向量信号；转态侦测电路，用于侦测所述多个延迟后的向量信号中的一个特定延迟后的向量信号的转态；数据采样电路，用于根据采样时间对所述多个向量信号进行采样，其中，所述采样时间根据所述转态侦测电路的输出确定；以及偏差校准电路，用于在校准模式下，设置所述校准后的延迟设定；其中，在所述普通模式下，不同延迟后的向量信号的转态偏差被所述校准后的延迟设定减小。2.如权利要求1所述的转态强制编码接收器，其特征在于，在不使用时钟数据恢复的情形下确定所述采样时间。3.如权利要求1所述的转态强制编码接收器，其特征在于，所述校准后的延迟设定包括不同的延迟时间，所述延迟线电路分别对不同的向量信号使用不同的延迟时间。4.如权利要求1所述的转态强制编码接收器，其特征在于，所述偏差校准电路包括：时间-数字转换器，用于在所述校准模式下测量多个时间差，其中每一个时间差为每两个测试向量信号之间的时间差；以及校准状态机，用于根据所述时间-数字转换器测量得到的所述时间差确定所述校准后的延迟设定。5.如权利要求4所述的转态强制编码接收器，其特征在于，所述延迟线电路在所述校准模式下被重新使用来延迟每一个所述测试向量信号以产生多个延迟后的测试向量信号，所述多个延迟后的测试向量信号相较于所述测试向量信号具有不同的延迟时间；当所述时间-数字转换器被第二测试信号触发后，通过对所述第一测试向量信号的延迟后的测试向量信号进行采样来测量所述第一测试向量信号和所述第二测试向量信号的时间差。6.如权利要求4所述的转态强制编码接收器，其特征在于，所述偏差校准电路还包括：延迟线，用于延迟每一个测试向量信号来产生多个延迟后的测试向量信号，所述多个延迟后的测试向量信号相较于所述测试向量信号具有不同的延迟时间；当所述时间-数字转换器被第二测试信号触发后，通过对所述第一测试向量信号的延迟后的测试向量信号进行采样来测量所述第一测试向量信号和所述第二测试向量信号的时间差。7.如权利要求4所述的转态强制编码接收器，其特征在于，在所述测试向量信号的每两个相邻的状态之间仅出现两个转态。8.如权利要求4所述的转态强制编码接收器，其特征在于，根据预定的校准模式接收转态强制编码传送器产生的所述测试向量信号。9.如权利要求8所述的转态强制编码接收器，其特征在于，所述预定的校准模式依照移动行业处理器接口C-PHY规范由一组”2”符号设置。10.如权利要求8所述的转态强制...

【专利技术属性】
技术研发人员：章晋祥，
申请(专利权)人：联发科技股份有限公司，
类型：发明
国别省市：中国台湾,71