一种通用输入输出时序处理器及时序输入输出控制方法技术

本发明专利技术涉及一种通用输入输出时序处理器及时序输入输出控制方法，由总线接口桥、处理器寄存器堆、时序控制状态机、时序发生计数器、时序RAM存储器、串并转换控制器组成，所述处理器寄存器堆包含多个序列控制寄存器组。本发明专利技术的有益效果是：实现一种通用的，即支持各种数字端口输入输出时序变化要求，应对复杂多变的各种数字接口协议；降低芯片研发周期；功耗更低。

A general input / output timing processor and a timely input / output control method

The invention relates to a universal input and output timing processor time sequence of input and output control method, by bus bridge, processor registers, timing control state machine, timing counter, timing, string and conversion RAM memory controller, the processor register stack includes a plurality of sequence control registers. The beneficial effects of the invention are: to achieve a general, which supports a variety of digital input and output port timing change requirements, all kinds of digital interface protocol to cope with complex and changeable; reduce the chip development cycle; low power consumption.

【技术实现步骤摘要】
一种通用输入输出时序处理器及时序输入输出控制方法
本专利技术涉及处理器
，具体的说是一种通用输入输出时序处理器及时序输入输出控制方法。
技术介绍
在现有的芯片中，如果要实现各种数字接口，就必须在内部加入其控制器。例如要实现SPI接口，就必须加入SPI控制器，要加入UART接口，就必须加入UART控制器，要实现对片外SRAM的读写访问就必须加入SRAM的控制器。然而这些芯片在不同使用者那里的应用场景并不相同。有些客户不需要SPI，但芯片却集成了；而有些客户需要XXX接口，但芯片却没有集成；有些客户需要8路PWM接口，而芯片却只集成了2路。芯片集成了客户不需要的接口，导致性价比下降，不必要的功耗也会增加。而且每设计一种接口会比较复杂，延长了芯片研发生产的周期，也导致成本上升。同时过多接口的加入，导致芯片设计复杂，漏洞过多，出现错误概率增加。
技术实现思路
针对上述现有技术不足，本专利技术提供一种通用输入输出时序处理器。本专利技术提供的一种通用输入输出时序处理器及时序输入输出控制方法是通过以下技术方案实现的：一种通用输入输出时序处理器，由总线接口桥、处理器寄存器堆、时序控制状态机、时序发生计数器、时序RAM存储器、串并转换控制器组成，所述处理器寄存器堆包含多个序列控制寄存器组，其中：所述总线接口桥分别连接处理器寄存器堆、时序RAM存储器，总线接口桥从总线上接收CPU的各种命令传递给各个寄存器，起到了一个命令格式转换的作用；所述处理器寄存器堆连接时序控制状态机，处理器寄存器堆用于暂存处理器的处理数据；所述时序控制状态机连接时序发生计数器，时序控制状态机由取指控制器、译码器、执行器组成，取指器用于读取控制代码，译码器用于分析代码并翻译成执行器便于执行控制的代码，执行器用于配合计数器具体实施控制；所述时序发生计数器连接时序RAM存储器；时序RAM存储器连接串并转换控制器组，时序RAM存储器存储各个序列的控制代码，方便于序列状态机和串并转换控制器的读取，所述串并转换控制器用于完成位宽转换，从时序RAM存储器读取数据，然后依次输送到指定的引脚上；所述序列控制寄存器组中，每个序列控制寄存器组对应1个序列控制。所述串并转换控制器是双向的，可从当前设定成输入的引脚上读取数据，写入到存储器的指定位置。一种时序输入输出控制方法，采用芯片引脚与RAM交换数据的方式，在控制器的控制下，当设定为输出时，从RAM中读取数据输出到芯片引脚；当设定为输入时，从芯片引脚读取数据写入到RAM中。图2中有两个RAM，1个RAM（数据RAM）中存放输入输出序列的数据。当输出时将RAM中的数据写入芯片引脚。当输入时读取芯片引脚的数据写入RAM。另1个RAM（方向控制RAM）存储序列的输入输出方向选择控制序列。在控制器的控制下随着序列的发生依次读取RAM中的输入写入芯片引脚的输入输出方向选择寄存器，控制芯片输入输出方向，也同时根据方向控制数据RAM当前是读取还是写入；将一个或多个序列存储在RAM中，当同一时刻只有1个序列在运行或者没有序列在运行；每个序列对应着1个序列控制寄存器组，组内至少设置4个寄存器，采用波特率寄存器控制本序列的速度；序列首地址寄存器存放本序列在RAM中存放的开始处地址，尾地址寄存器存放本序列在RAM中存放的结束地址；控制寄存器指明本序列的属性。常见属性有：1、方向灵活性控制。本序列的方向可以像上面所描述的采用1个专门的RAM存储来控制，这样灵活性比较高，可随着序列发生随时切换方向。但也可由本属性指明本序列只是输入，或只是输出，或者输入输出同时支持。如果指明只是输入或输出，那么方向控制RAM在本序列发生时不会读取。2、串并转换设置。上面说明的是一种无串并转换设置。1个RAM1次读取或写入可以是1个字节（8位），2个字节（16位）或4个字节（32位）等等（本文描述以1个字节为例），每位对应芯片的1个引脚。但还有1种带串并转换的设置，就是1个RAM的数据都对应1个引脚，要写入引脚时，需要将每次RAM读取的数据由并行到串行转换成位流，依次送入芯片的1个引脚；要读取引脚时，将引脚上的数据由串行转换成并行数据，再写入RAM。当需要进行串并转换时，序列的方向控制如果由RAM提供，那么方向控制RAM中读出的数据也要进行从并行到串行的转换。而如果是由本序列的控制寄存器提供，则不需要。3、序列启动条件控制。1个控制器可以有几组序列控制寄存器组，以支持多个序列发生。每个序列的启动条件包括：（1）、当指定的芯片引脚出现上升沿时；（2）、当指定的芯片引脚出现下降沿时；（3）、当指定的芯片引脚出现上升沿或者下降沿时；（4）、当指定的芯片引脚等于0时；（5）、当指定的芯片引脚等于1时；（6）、当输入输出时序处理器收到其它CPU命令要求启动时；（7）、当指定的其它输入输出时序处理器（1个芯片内可以有多个输入输出时序处理器）的某个序列开始，与之同时开始；（8）、当指定的某个序列结束时开始；4、大小端控制。指明在串行传输时先发送字节中的高位还是低位。本专利技术的有益效果是：1、实现一种通用的，即支持各种数字端口输入输出时序变化要求，应对复杂多变的各种数字接口协议；2、每个端口只需支持1个通用输入输出时序处理器即可，降低芯片研发周期；3、功耗更低；4、可应用于各种带输入输出数字接口的芯片中。在应用过程中也可以根据应用场景将时序处理器分类以进行简化。例如，有些端口上的时序处理器只支持串行输入（读取某一引脚上的数值将其串转并成字节数据写入RAM）或输出（将RAM字节数据并转串输出到某一引脚）；有些端口上的时序处理器只支持并行输入（例如，同时读取8个引脚上的数据，作为1个字节写入RAM）或输出（例如，从RAM中读取1个字节并行输出到8个引脚），不进行串并转换；有些端口上的时序处理器支持并行输出，不支持并行输入等等。这些都是为了根据实际情况简化设计而作的类别划分。附图说明图1是通用输入输出时序处理器结构示意图；图2是一种时序输入输出控制方法示意图；图3是串并转换设置示意图。具体实施方式下面将通过实施例对本专利技术的技术方案进行清楚、完整地描述，显然，所描述的实施例仅是本专利技术的一部分实施例，而不是全部的实施例。基于本专利技术中的实施例，本领域技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本专利技术保护的范围。文中英文缩写释义：CPU：中央处理器单元；GPIO：通用输入输出端口；MUX：多路选择器；IIC：集成电路总线；UART：通用异步收发传输器；PWM：脉冲宽度调制；RAM：随机存取存储器；SPI：串行外设接口；外设IP：在集成电路的可重用设计方法学中，IP核，全称知识产权核（英语：intellectualpropertycore），是指某一方提供的、形式为逻辑单元、芯片设计的可重用模块。实施例1：如图1所示的一种通用输入输出时序处理器，由总线接口桥、处理器寄存器堆、时序控制状态机、计数器，时序RAM存储器，串并转换控制器组成。总线接口桥用于从总线上接收CPU的各种命令传递给各个寄存器。起到了一个命令格式转换的作用。处理器寄存器堆内部包含若干个序列控制寄存器组（每个寄存器组对应1个序列控制），用于暂存处理器的处理数据。序列首地址寄存器记录了要发生序列的在存储器中访问的本文档来自技高网...

【技术保护点】
一种通用输入输出时序处理器，其特征在于：由总线接口桥、处理器寄存器堆、时序控制状态机、时序发生计数器、时序RAM存储器、串并转换控制器组成，所述处理器寄存器堆包含多个序列控制寄存器组，其中：所述总线接口桥分别连接处理器寄存器堆、时序RAM存储器，总线接口桥从总线上接收CPU的各种命令传递给各个寄存器，起到了一个命令格式转换的作用；所述处理器寄存器堆连接时序控制状态机，处理器寄存器堆用于暂存处理器的处理数据；所述时序控制状态机连接时序发生计数器，时序控制状态机由取指控制器、译码器、执行器组成，取指器用于读取控制代码，译码器用于分析代码并翻译成执行器便于执行控制的代码，执行器用于配合计数器具体实施控制；所述时序发生计数器连接时序RAM存储器；时序RAM存储器连接串并转换控制器组，时序RAM存储器存储各个序列的控制代码，方便于序列状态机和串并转换控制器的读取，所述串并转换控制器用于完成位宽转换，从时序RAM存储器读取数据，然后依次输送到指定的引脚上。

【技术特征摘要】
1.一种通用输入输出时序处理器，其特征在于：由总线接口桥、处理器寄存器堆、时序控制状态机、时序发生计数器、时序RAM存储器、串并转换控制器组成，所述处理器寄存器堆包含多个序列控制寄存器组，其中：所述总线接口桥分别连接处理器寄存器堆、时序RAM存储器，总线接口桥从总线上接收CPU的各种命令传递给各个寄存器，起到了一个命令格式转换的作用；所述处理器寄存器堆连接时序控制状态机，处理器寄存器堆用于暂存处理器的处理数据；所述时序控制状态机连接时序发生计数器，时序控制状态机由取指控制器、译码器、执行器组成，取指器用于读取控制代码，译码器用于分析代码并翻译成执行器便于执行控制的代码，执行器用于配合计数器具体实施控制；所述时序发生计数器连接时序RAM存储器；时序RAM存储器连接串并转换控制器组，时序RAM存储器存储各个序列的控制代码，方便于序列状态机和串并转换控制器的读取，所述串并转换控制器用于完成位宽转换，从时序RAM存储器读取数据，然后依次输送到指定的引脚上。2.根据权利要求1所述的一种通用输入输出时序处理器，其特征在于：所述序列控制寄存器组中，每个序列控制寄存器组对应1个序列控制。3.根据权利要求1所述的一种通用输入输出时序处理器，其特征在于：所述串并转换控制器是双向的，可从当前设定成输入的引脚上读取数据，写入到存储器的指定位置。4.一种时序输入输出控制方法，其特征在于：采用芯片引脚与RAM交换数据的方式，在控制器的控制下，当设定为输出时，从RAM中读取数据输出到芯片引脚；当设定为输入时，从芯片引脚读取数据写入到RAM中；将一个或多个序列存储在RAM中，当同一时刻只有1个序列在运行或者没有序列在运行；...

【专利技术属性】
技术研发人员：葛松芬，
申请(专利权)人：葛松芬，
类型：发明
国别省市：江苏,32