在一个实施例中，方法包括：访问具有协议栈的第一设备的第一链路功能寄存器的第一字段，所述协议栈包括根据第一通信协议的事务层和链路层，以及具有第二通信协议的物理单元的协议栈的物理层；将所述第一字段用作指向所述第一设备的第二链路功能寄存器中的位置的指针值，并且使用来自所述第二链路功能寄存器中的所述位置的信息来执行用于耦合至所述设备的物理链路的配置操作。描述并且要求保护其他实施例。
【技术实现步骤摘要】
使用第二协议的扩展功能结构来控制第一协议的物理链路本申请为分案申请，其原申请是于2014年11月27日(国际申请日为2013年6月19日)向中国专利局提交的专利申请，申请号为201380027892.8，专利技术名称为“使用第二协议的扩展功能结构来控制第一协议的物理链路”。
实施例涉及互连技术。
技术介绍
为了提供在一个系统内的不同装置之间的通信，使用了一些类型的互连机制。取决于系统实现，各种各样的这样的互连都是可能的。通常为了使得两个设备能够互相通信，它们共享共同的通信协议。在计算机系统中的设备之间进行通信的一个典型的通信协议是根据基于快速PCITM规范基础规范版本3.0(发布于2010年11月18日)(以下称为PCIeTM规范)的链路的快速外围部件互连TM(快速PCITM(PCIeTM))通信协议。所述通信协议是加载/存储输入/输出(IO)互连系统的一个示例。设备之间的通信通常根据所述协议以非常高的速度串行执行。关于所述协议的各种参数的开发旨在实现最大性能，而不考虑功效，正如PCIeTM通信协议是针对桌面式计算机所开发的。因此，其许多特征并未缩小至可以并入到移动系统中的更低功率的解决方案。除了关于传统的加载/存储通信协议的这些功率问题外，现有的链路管理方案通常非常复杂并且涉及许多状态，从而使很长的过程要执行状态之间的转换。这部分地是由于现有的链路管理机制，所述链路管理机制被开发用于包括多种不同的形成因素要求，例如，连接器、不同系统的合并等。一个这样的示例是根据PCIeTM通信协议的链路管理。附图说明图1是根据本专利技术的实施例的通信协议的协议栈的高级框图。图2是根据本专利技术的实施例的片上系统(SoC)的框图。图3是根据本专利技术的另一实施例的物理单元的框图。图4是根据本专利技术的实施例的示出了协议栈的进一步细节的框图。图5是根据本专利技术的实施例的可以为链路管理器的一部分的链路训练状态机的状态图。图6是根据本专利技术的实施例的边带机制的各种状态的流程图。图7是根据本专利技术的实施例的方法的流程图。图8是根据本专利技术的实施例的存在于计算机系统中的部件的框图。图9是可以与实施例一起使用的示例系统的框图。图10是根据本专利技术的一个实施例的示出了重配置请求的时序图。图11是根据本专利技术的另一实施例的重配置请求的定时图示出。图12是根据本专利技术的一个实施例的恢复子状态机的框图。图13是根据本专利技术的一个实施例的功能结构的框图。图14是根据本专利技术的另一实施例的方法的流程图。具体实施方式实施例可以提供具有低功率、加载/存储架构并且特别适用于在移动设备(包括蜂窝电话，例如：智能电话、平板计算机、电子阅读器、超极本TM等)中使用的输入/输出(IO)互连技术。在各种实施例中，用于给定的通信协议的协议栈可以与不同的通信协议的物理单元或至少与用于给定的通信协议的物理单元不同的物理(PHY)单元一起使用。物理单元包括逻辑层和物理层或电层二者，所述物理层或电层通过互连(例如，链接两个独立半导体管芯的链路)来提供信息信号的实际、物理通信，所述两个独立半导体管芯可以是单个集成电路(IC)封装或例如经由电路板路由、迹线等相耦合的单独封装内的两个半导体管芯。另外，物理单元可以执行对数据分组的成帧/解帧、执行链路训练和初始化、以及处理将数据分组传送至物理互连或从物理互连接收数据分组。虽然不同的实施方式都是可能的，但是，在一个实施例中，协议栈可以具有基于传统的个人计算机(PC)的通信协议(例如，根据快速PCITM规范基础规范版本3.0(发布于2010年11月18日)(以下称为PCIeTM规范)的快速外围部件互连TM(PCI)(PCIeTM)通信协议)、应用协议扩展的进一步版本或另一个这样的协议，然而，物理单元不根据PCIeTM通信协议。该物理单元可以专门设计为以下目的：能够实现低功率操作用于允许实质上不变的PCIeTM上层协议栈与所述低功率物理电路的合并。这样，可以利用PCIeTM通信协议的广泛的已有基础，以便并入到以低功率操作的便携式和其他基于非PC的形成因素中。虽然本专利技术的范围不限于此，但是，在一个实施例中，所述物理单元可以为改编自移动平台的物理单元，所述移动平台例如是根据移动产业处理器接口(MIPI)联盟的M-PHY规范版本1.00.00(2011年2月8日)(MIPI董事会批准于2011年4月28日)(以下称为MIPI规范)的所谓的M-PHY，MIPI联盟是为移动计算机设备制定标准的小组。然而，可以使用其他低功率物理单元(例如，根据其他低功率规范(例如，用于在多芯片封装内将独立的管芯耦合在一起的))或定制的低功率解决方案。正如本文所使用的，术语“低功率”是指低于常规PC系统的功耗等级并且其可以适用于多种移动和便携式设备的。作为示例，“低功率”可以为比常规PCIeTM物理单元消耗更少功率的物理单元。这样，通过将具有不同类型的物理单元的传统PCIeTM协议栈相聚合，可以利用针对PCIeTM开发的已有部件的大量再使用，以用于并入到移动或其他便携式或低功率平台中。实施例还可以利用如下认识：现有的加载/存储IO技术，尤其是PCIeTM，其设计目的在于获得最大性能，其中，功效不是主要问题，并且由此没有缩小至低功率应用。通过将常规的加载/存储协议栈的部分与低功率设计的物理单元相结合，实施例可以保留PCIeTM的性能优势，同时实现设备和平台级的最佳等级功率。同样，实施例可以为与具有较大的已有基础的普适PCIeTM架构兼容的软件。另外，实施例还能够实现移动设计PHY(例如，M-PHY)的直接PHY再使用。这样，当PH可以在不干扰相关联的无线电的时钟速率下运行时，(由于PHY的时钟频率的谐波不干扰典型无线电解决方案运行的公共的无线电频率(例如，1.8、1.9、2.4千兆赫(GHz)或其他这样的无线频率))，低活和空闲功率均可以利用传送的高效功率/位连同是友好的电磁接口/射频接口(EMI/RFI)的方法一起实现。实施例可以进一步提供架构增强，所述架构增强能够进行优化的链路训练和管理机制(LTSSM)；优化的流控制和重试缓冲以及管理机制；用于改变链路操作模式的架构协议；快速硬件支持的设备状态保存和恢复；以及用于具有可选的带内支持的链路管理的整合的边带机制。在各种实施例中，PCIeTM事务和数据链路层可以被实现为具有有限修改的协议栈的部分，用于占用不同的链路速度和非对称链路。另外，可以提供改进的链路训练和管理用于包括对多路通信、非对称链路配置、边带整合和动态带宽可扩展性的支持。实施例可以进一步提供对现有的基于PCIeTM或不基于PCIeTM的逻辑和电路(例如，M-PHY逻辑和电路)之间的桥接的支持。所述分层方法能够使现有的软件栈(例如，操作系统(OS)、虚拟机管理器和驱动器)在不同的物理层上无缝运行。使对数据链路和事务层的影响最小化，并且所述影响可以包括与更新确认频率、重播计时器等相关的计时器的更新。由此，实施例可能限制PCIeTM系统中提供的一些灵活性，因为所述灵活性在一些情况下可能会在PCIeTM系统和其他系统二者中产生一定的复杂性。这就是这些协议同时提供大量灵活性，以实现即插即用功能的原因。相反，实施例可以对解决方案进行裁剪，所述解决方案使设计中的灵活性的量最小化，因为本文档来自技高网...
【技术保护点】
一种装置，包括：用于操作基于快速外围部件互连
【技术特征摘要】
2012.06.27 US 13/534,5411.一种装置，包括：用于操作基于快速外围部件互连TM(PCIeTM)的事务层和链路层的逻辑；耦合到所述链路层来经由物理链路发送和接收数据的物理单元，所述物理单元包括M-PHY电子层以及用于将所述逻辑与所述M-PHY电子层相连接的逻辑层，所述逻辑层包括链路训练和状况状态机(LTSSM)，其被配置为管理所述物理层并且执行所述物理链路的链路训练；以及包括多个寄存器以及包括移动PCIeTM功能寄存器的扩展的功能结构，所述多个寄存器中的每一个寄存器用于存储功能信息、状态信息和控制信息中的至少一个，而所述移动PCIeTM功能寄存器用于存储链路速度信息。2.如权利要求1所述的装置，其中，所述移动PCIeTM功能寄存器的第一字段用于存储指示第一高速档位被支持的第一值。3.如权利要求2所述的装置，其中，所述移动PCIeTM功能寄存器的第二字段用于存储指示第二高速档位被支持的第二值。4.如权利要求3所述的装置，其中，所述移动PCIeTM功能寄存器的第三字段用于存储最大发送线路宽度功能。5.如权利要求4所述的装置，其中，所述移动PCIeTM功能寄存器的第四字段用于存储最大接收线路宽度功能。6.如权利要求5所述的装置，其中，所述LTSSM用于访问所述移动PCIeTM功能寄存器并且使用所述移动PCIeTM功能寄存器的所述第一字段、所述第二字段、所述第三字段和所述第四字段中的至少一些来配置所述物理链路。7.如权利要求1所述的装置，其中，所述物理链路具有从所述装置到经由所述物理链路耦合到所述装置的设备的与从所述设备到所述装置的非对称的宽度，并且所述物理链路能够配置用于以从所述装置到所述设备的与从所述设备到所述装置的非对称频率进行工作。8.一种装置，包括：加载/存储通信协议的事务层和链路层；耦合到所述链路层以与物理链路相连接的物理单元，所述物理单元包括用于执行所述物理链路的链路训练的链路逻辑、具有发送电路和接收电路的第二通信协议的物理单元电路以及用于将所述链路层连接到所述物理单元电路的逻辑层；包括多个寄存器以及包括移动PCIeTM功能寄存器的扩展的功能结构，所述多个寄存器中的每一个寄存器用于存储功能信息、状态信息和控制信息中的至少一个，而所述移动PCIeTM功能寄存器用于存储链路速度信息。9.如权利要求8所述的装置，其中，所述物理链路具有从所述装置到经由所述物理链路耦合到所述装置的设备的与从所述设备到所述装置的非对称的宽度。10.如权利要求9所述的装置，其中，所述物理链路能够配置用于以从所述装置到所述设备的与从所述设备到所述装置的非对称频率进行工作。11.如权利要求8所述的装置，其中，所述物理链路被配置为来自所述装置的重置的初始链路宽度和频率。12.如权利要求8所述的装置，其中，所述装置包括片上系统(SoC)。13.如权利要求12所述的装置，其中，所述SoC包括多个核，...
【专利技术属性】
技术研发人员：M·韦格，
申请(专利权)人：英特尔公司，
类型：发明
国别省市：美国,US
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。