一种射频开关电路制造技术

本发明专利技术公开了一种射频开关电路，包括多个射频信号通路，每个射频信号通路包括串联支路和并联支路，每个并联支路包括N个堆叠的MOS晶体管；每个并联支路还包括：分别与N个MOS晶体管栅极相连的N个栅极并联电阻；一端与至少一个栅极并联电阻相连，另一端与并联控制信号相连的M个偏置电阻；可见，并联支路中的每个栅极并联电阻均与偏置电阻相连后再一同连接到控制信号端口，能够非常有效地改善大电压摆幅在各个堆叠的MOS晶体管上的不均匀分布，让每个管子都承受比较均匀的电压摆幅，从而防止堆叠晶体管链顶端的管子率先被击穿，以及防止管子上大电压摆幅所导致的开关谐波的恶化，进一步提高了射频开关的功率处理能力和线性度。

Radio frequency switch circuit

The invention discloses a radio frequency switch circuit includes a plurality of RF signal pathways, each RF signal path includes a series branch and parallel branches, each branch of parallel MOS transistor including N stacked; each parallel branch also includes: N gate and N parallel resistor MOS transistor gate is connected with the company; at least one gate shunt resistance, another M bias resistor is connected with the parallel control signal; thus, each gate resistor in parallel branches are connected with the bias resistor and then connected to the control signal to the port, can be very effective in improving the voltage swing in each MOS transistor stack of uneven distribution and let each tube are under uniform voltage swing, thereby preventing the top of the first transistor stack chain pipe breakdown, and prevent the tube power The deterioration of the switching harmonic caused by the amplitude swing further improves the power handling capability and linearity of the radio frequency switch.

【技术实现步骤摘要】
一种射频开关电路
本专利技术涉及射频集成电路
，更具体地说，涉及一种射频开关电路。
技术介绍
随着移动终端版本的不断演进和WCDMA与3GPPLTE标准的采纳，目前蜂窝通信工作频段已经增加到14或16个，在移动小型设备中要支持如此多频段和工作模式，射频(RF)开关扮演了越来越重要的作用，特别是主天线开关。但主天线开关通常包含GSM和3G./4G等频段通路，尺寸最大，复杂性最高，功率处理能力也要求最强，其至少要具备+36dBmGSMTx功率容量，如果考虑电路损耗和天线失配，功率处理能力应达到+40dBm(10W)。另外考虑到正交频分多址(OFDMA)等这些复杂的调制方案产生的波形幅度变化范围非常大，因此信号具有很高的峰均比(PAPR)，这要求处理它们的射频开关具有杰出的线性度，以便最大限度地降低射频信号路径中的失真。由于低功耗高集成高可靠性的优势，基于硅衬底的射频开关在高掷数开关应用中具有一定优势。考虑到由硅材料制作的晶体管的漏源击穿电压只有3.0～4.0V，当前主流的绝缘硅(SOI)CMOS射频开关通常采用堆叠晶体管(stacked-FETs)技术来提高开关的功率处理能力。如图1所示，目前射频开关电路中的每一条通路通常由一个串联支路和一个并联支路组成，每个串联支路和并联支路由一个或多个N型MOS晶体管堆叠组成，其中每个晶体管的栅极都分别与一个电阻Rg串联。然而，由于MOS晶体管存在多处寄生电容效应以及栅电阻Rg并不能完全阻断射频信号，总的射频电压摆幅将会不均匀地分布在各个MOS晶体管上。这种电压摆幅不均匀分布的效应还跟管子尺寸有关，管子尺寸越小，电压摆幅不均匀分布的现象就越严重。对于射频开关，为了获得较低的插入损耗，通常串联支路的管子尺寸较大，串联支路的晶体管链的电压摆幅不平衡分布现象并不严重；然而并联支路中管子的尺寸通常较小，一般为串联支路中管子尺寸的5分之一至七分之一，当并联支路处于OFF状态时，堆叠晶体管链的顶端管子承受最大的电压摆幅，底端管子承受最小的电压摆幅，分布在各个晶体管上的电压摆幅从堆叠晶体管链的顶端至底端依次减小。一方面，顶端晶体管将首先达到击穿电压，限制了射频开关能够处理的最大输入功率；另一方面，具有较大电压摆幅的MOS晶体管将贡献更大的高次谐波，从而降低了射频开关的总体线性度。传统的解决方法是增加串联和并联支路堆叠晶体管的数量，其代价是产生更大的插入损耗和占用更大的芯片面积。因此，如何使射频电压摆幅尽量均匀地分布在各个MOS晶体管上，提高开关的功率处理能力和线性度，同时防止堆叠晶体管链顶端的MOS晶体管在大电压摆幅下首先被击穿，实现可靠性更高的射频开关，是本领域技术人员需要解决的问题。
技术实现思路
本专利技术的目的在于提供一种射频开关电路，以实现提高开关的功率处理能力和线性度，同时防止堆叠晶体管链顶端的MOS晶体管在大电压摆幅下首先被击穿，实现可靠性更高的射频开关。为实现上述目的，本专利技术实施例提供了如下技术方案：一种射频开关电路，包括多个射频信号通路，每个射频信号通路包括串联支路和并联支路，每个并联支路包括N个堆叠的MOS晶体管；其中，N为大于1的正整数；每个并联支路还包括：分别与N个MOS晶体管栅极相连的N个栅极并联电阻；一端与至少一个栅极并联电阻相连，另一端与并联控制信号相连的M个偏置电阻；其中，M为大于1且小于N的正整数。其中，当M为2时，每个并联支路包括：分别与N个MOS晶体管栅极相连的N个栅极并联电阻；一端与前K个栅极并联电阻相连，另一端与并联控制信号相连的第一偏置电阻；其中，K为大于1且小于N的正整数；一端与后N-K个栅极并联电阻相连，另一端与并联控制信号相连的第二偏置电阻。其中，每个射频信号通路中的串联支路的一端与天线端口相连，另一端与射频信号端口相连；每个射频信号通路中的并联支路一端与射频信号端口相连，另一端与接地端相连。其中，每个射频信号通路中的串联支路包括：N个堆叠的MOS晶体管；一端与N个MOS晶体管的栅极相连，另一端均与串联控制信号相连的N个栅极串联电阻。其中，每个并联支路中的MOS晶体管为N型晶体管。其中，每个串联支路中的MOS晶体管为N型晶体管。其中，在每个射频信号通路中，在同一时刻仅保持并联控制信号和串联控制信号中的一者为高电平。其中，当目标射频信号通路开启时，所述目标射频信号通路的串联控制信号为高电平，所述目标射频信号通路的并联控制信号为低电平；除所述目标射频信号通路之外的其他射频信号通路中，串联控制信号为低电平，并联控制信号为高电平。通过以上方案可知，本专利技术实施例提供的一种射频开关电路，包括多个射频信号通路，每个射频信号通路包括串联支路和并联支路，每个并联支路包括N个堆叠的MOS晶体管；其中，N为大于1的正整数；每个并联支路还包括：分别与N个MOS晶体管栅极相连的N个栅极并联电阻；一端与至少一个栅极并联电阻相连，另一端与并联控制信号相连的M个偏置电阻；其中，M为大于1且小于N的正整数。可见，在本方案中，并联支路中的每个栅极并联电阻均与偏置电阻相连后再一同连接到控制信号端口，能够非常有效地改善大电压摆幅在各个堆叠的MOS晶体管上的不均匀分布，让每个管子都承受比较均匀的电压摆幅，从而防止堆叠晶体管链顶端的管子率先被击穿，以及防止管子上大电压摆幅所导致的开关谐波的恶化，进一步提高了射频开关的功率处理能力和线性度。附图说明为了更清楚地说明本专利技术实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本专利技术的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。图1为现有技术中射频开关结构电路图；图2为现有技术中射频开关结构各晶体管承受的电压摆幅仿真曲线示意图；图3为本专利技术实施例公开的射频开关实施例的电路图；图4为本专利技术实施例公开的一射频开关结构各晶体管承受的电压摆幅仿真曲线示意图；图5为本专利技术实施例公开的一射频开关结构与现有技术中射频开关结构各晶体管承受的最大电压幅度仿真对比曲线示意图；图6为本专利技术实施例公开的一射频开关结构与现有技术中射频开关结构插入损耗vs输入功率的仿真对比曲线示意图；图7为本专利技术实施例公开的一射频开关结构与现有技术中射频开关结构二次谐波vs输入功率的仿真对比曲线示意图；图8为本专利技术实施例公开的一射频开关结构与现有技术中射频开关结构三次谐波vs输入功率的仿真对比曲线示意图。具体实施方式下面将结合本专利技术实施例中的附图，对本专利技术实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本专利技术一部分实施例，而不是全部的实施例。基于本专利技术中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本专利技术保护的范围。本专利技术实施例公开了一种射频开关电路，以实现提高开关的功率处理能力和线性度，同时防止堆叠晶体管链顶端的MOS晶体管在大电压摆幅下首先被击穿，实现可靠性更高的射频开关。本专利技术实施例提供的一种射频开关电路，包括多个射频信号通路，每个射频信号通路包括串联支路和并联支路，每个并联支路包括N个堆叠的MOS晶体管；其中，N为大于1的正整数；每个并联支路还包括：分别与N个MOS晶体管栅极相连本文档来自技高网...

【技术保护点】
一种射频开关电路，包括多个射频信号通路，每个射频信号通路包括串联支路和并联支路，每个并联支路包括N个堆叠的MOS晶体管；其中，N为大于1的正整数；其特征在于，每个并联支路还包括：分别与N个MOS晶体管栅极相连的N个栅极并联电阻；一端与至少一个栅极并联电阻相连，另一端与并联控制信号相连的M个偏置电阻；其中，M为大于1且小于N的正整数。

【技术特征摘要】
1.一种射频开关电路，包括多个射频信号通路，每个射频信号通路包括串联支路和并联支路，每个并联支路包括N个堆叠的MOS晶体管；其中，N为大于1的正整数；其特征在于，每个并联支路还包括：分别与N个MOS晶体管栅极相连的N个栅极并联电阻；一端与至少一个栅极并联电阻相连，另一端与并联控制信号相连的M个偏置电阻；其中，M为大于1且小于N的正整数。2.根据权利要求1所述的射频开关电路，其特征在于，当M为2时，每个并联支路包括：分别与N个MOS晶体管栅极相连的N个栅极并联电阻；一端与前K个栅极并联电阻相连，另一端与并联控制信号相连的第一偏置电阻；其中，K为大于1且小于N的正整数；一端与后N-K个栅极并联电阻相连，另一端与并联控制信号相连的第二偏置电阻。3.根据权利要求2所述的射频开关电路，其特征在于，每个射频信号通路中的串联支路的一端与天线端口相连，另一端与射频信号端口相连；每个射频信号通路中的并联支路一...

【专利技术属性】
技术研发人员：张志浩，陈哲，章国豪，林俊明，余凯，李思臻，刘祖华，许洪玮，
申请(专利权)人：广东工业大学，
类型：发明
国别省市：广东,44