栅极驱动电路制造技术

本公开提供一种栅极驱动电路，其包括多个移位寄存器电路，移位寄存器电路用以驱动多个像素列。栅极驱动电路可操作于第一模式以及第二模式，当栅极驱动电路操作于第一模式，栅极驱动电路于单一帧用以驱动所有用以显示的像素列。当栅极驱动电路操作于第二模式，栅极驱动电路于单一帧用以驱动部分用以显示的像素列，且相邻两帧被驱动的像素列不相同。本公开提供的栅极驱动电路可以达到高画面更新率的显示效果，减少成本损耗。

【技术实现步骤摘要】
栅极驱动电路
本专利技术涉及显示
，具体而言，涉及一种适于高画面更新率(HighFrameRate,HFR)的栅极驱动电路。
技术介绍
现有的显示装置包括数据驱动电路、栅极驱动电路以及多列像素，栅极驱动电路包括多个移位寄存器电路，移位寄存器电路用以输出多个驱动信号来驱动显示装置中的多列像素，被驱动的像素接收数据驱动电路所提供的显示数据并据以显示。而近年为了满足消费者的需求，显示装置的分辨率持续增加，也就是在单一帧(Frame)的显示时间内，显示装置必须驱动更多的像素列。而增加的像素列意味着相关电子元件亦会对应增加，为了有效减少电子元件以及相应成本的增加，显示装置常见可配合多工器元件来进行像素列的驱动。然，当使用者的显示装置操作于高画面更新率(HighFrameRate,HFR)的显示状态时，由于像素列的驱动速度需考量多工器元件的切换能力，因此使用多工器元件的显示装置常难以操作于高画面更新率(HighFrameRate,HFR)的显示模式。
技术实现思路
为了解决上述缺憾，本专利技术提出一种栅极驱动器实施例，所述栅极驱动器包括多个移位寄存器电路。第N级移位寄存器电路用以接收第N-4级本文档来自技高网...

【技术保护点】
一种栅极驱动电路，其包括多个移位寄存器电路，其中：第N级移位寄存器电路，用以接收第N‑4级驱动信号以及第一时钟信号，并输出第N级驱动信号；第N+1级移位寄存器电路，用以接收第N‑3级驱动信号以及第二时钟信号，并输出第N+1级驱动信号；第N+2级移位寄存器电路，用以接收第N‑2级驱动信号以及第三时钟信号，并输出第N+2级驱动信号；第N+3级移位寄存器电路，用以接收第N‑1级驱动信号以及第四时钟信号，并输出第N+3级驱动信号；第N+4级移位寄存器电路，用以接收该第N级驱动信号以及该第二时钟信号，并输出第N+4级驱动信号；第N+5级移位寄存器电路，用以接收该第N+1级驱动信号以及该第一时钟信号，并输...

【技术特征摘要】
2017.02.20 TW 1061056481.一种栅极驱动电路，其包括多个移位寄存器电路，其中：第N级移位寄存器电路，用以接收第N-4级驱动信号以及第一时钟信号，并输出第N级驱动信号；第N+1级移位寄存器电路，用以接收第N-3级驱动信号以及第二时钟信号，并输出第N+1级驱动信号；第N+2级移位寄存器电路，用以接收第N-2级驱动信号以及第三时钟信号，并输出第N+2级驱动信号；第N+3级移位寄存器电路，用以接收第N-1级驱动信号以及第四时钟信号，并输出第N+3级驱动信号；第N+4级移位寄存器电路，用以接收该第N级驱动信号以及该第二时钟信号，并输出第N+4级驱动信号；第N+5级移位寄存器电路，用以接收该第N+1级驱动信号以及该第一时钟信号，并输出第N+5级驱动信号；第N+6级移位寄存器电路，用以接收该第N+2级驱动信号以及该第四时钟信号，并输出第N+6级驱动信号；以及第N+7级移位寄存器电路，用以接收该第N+3级驱动信号以及该第三时钟信号，并输出第N+7级驱动信号；其中，N为大于零的正整数。2.如权利要求1所述的栅极驱动电路，其中，当该栅极驱动电路操作于第一模式，该第一时钟信号的第一脉冲电平改变时间早于该第二时钟信号的第一脉冲电平改变时间，该第二时钟信号的该第一脉冲电平改变时间早于该第三时钟信号的第一脉冲电平改变时间，该第三时钟信号的该第一脉冲电平改变时间早于该第四时钟信号的第一脉冲电平改变时间，该第二时钟信号的该第一脉冲的使能电平期间与该第一时钟信号的该第一脉冲的使能电平期间部分重叠，该第三时钟信号的该第一脉冲的使能电平期间与该第二时钟信号的该第一脉冲使能电平期间部分重叠，该第四时钟信号的该第一脉冲的使能电平期间与该第三时钟信号的该第一脉冲的使能电平期间部分重叠，该第三时钟信号的该第一脉冲的使能电平期间与该第一时钟信号的该第一脉冲使能电平期间不重叠，该第四时钟信号的该第一脉冲使能电平期间与该第二时钟信号的该第一脉冲使能电平期间不重叠，该第二时钟信号的一第二脉冲电平改变时间早于该第一时钟信号的一第二脉冲电平改变时间，该第一时钟信号的该第二脉冲电平改变时间早于该第四时钟信号的一第二脉冲电平改变时间，该第四时钟信号的该第二脉冲电平改变时间早于该第三时钟信号的一第二脉冲电平改变时间，该第一时钟信号的该第二脉冲的使能电平期间与该第二时钟信号的该第二脉冲的使能电平期间部分重叠，该第四时钟信号的该第二脉冲的使能电平期间与该第一时钟信号的该第二脉冲使能电平期间部分重叠，该第三时钟信号的该第二脉冲的使能电平期间与该第四时钟信号的该第二脉冲的使能电平期间部分重叠，该第三时钟信号的该第二脉冲的使能电平期间与该第一时钟信号的该第二脉冲使能电平期间不重叠，该第四时钟信号的该第二脉冲使能电平期间与该第二时钟信号的该第二脉冲使能电平期间不重叠。3.如权利要求2所述的栅极驱动电路，其中，该第N级驱动信号的电平改变时间早于该第N+1级驱动信号的电平改变时间，该第N+1级驱动信号的电平改变时间早于该第N+2级驱动信号的电平改变时间，该第N+2级驱动信号的电平改变时间早于该第N+3级驱动信号的电平改变时间，该第N+3级驱动信号的电平改变时间早于该第N+4级驱动信号的电平改变时间，该第N+4级驱动信号的电平改变时间早于该第N+5级驱动信号的电平改变时间，该第N+5级驱动信号的电平改变时间早于该第N+6级驱动信号的电平改变时间，该第N+6级驱动信号的电平改变时间早于该第N+7级驱动信号的电平改变时间，该第N+1级驱动信号的使能电平期间与该第N级驱动信号的使能电平期间部分重叠，该第N+2级驱动信号的使能电平期间与该第N+1级驱动信号的使能电平期间部分重叠，该第N+3级驱动信号的使能电平期间与该第N+2级驱动信号的使能电平期间部分重叠，该第N+4级驱动信号的使能电平期间与该第N+3级驱动信号的使能电平期间部分重叠，该第N+5级驱动信号的使能电平期间与该第N+4级驱动信号的使能电平期间部分重叠，该第N+6级驱动信号的使能电平期间与该第N+5级驱动信号的使能电平期间部分重叠，该第N+7级驱动信号的使能电平期间与该第N+6级驱动信号的使能电平期间部分重叠。4.如权利要求1所述的栅极驱动电路，其中，当该栅极驱动电路操作于第二模式且显示第一帧，该第一时钟信号的电平改变时间早于该第三时钟信号的电平改变时间，该第三时钟信号的电平改变时间早于该第二时钟信号的电平改变时间，该第二时钟信号的电平改变时间早于该第四时钟信号的电平改变时间，该第三时钟信号的使能电平期间与该第一时钟信号的使能电平期间部分重叠，该第二时钟信号的使能电平期间与该第三时钟信号的使能电平期间部分重叠，该第四时钟信号的使能电平期间与该第二时钟信号的使能电平期间部分重叠，该第二时钟信号的使能电平期间与该第一时钟信号的使能电平期间不重叠，该第四时钟信号的使能电平期间与该第三时钟信号的使能电平期间不重叠。5.如权利要求4所述的栅极驱动电路，其中，该第N级驱动信号的电平改变时间早于该第N+2级驱动信号的电平改变时间，该第N+2级驱动信号的电平改变时间早于该第N+4级驱动信号的电平改变时间，该第N+4级驱动信号的电平改变时间早于该第N+6级驱动信号的电平改变时间，该第N+2级驱动信号的使能电平期间与该第N级驱动信号的使能电平期间部分重叠，该第N+4级驱动信号的使能电平期间与该第N+2级驱动信号的使能电平期间部分重叠，该第N+6级驱动信号的使能电平期间与该第N+4级驱动信号的使能电平期间部分重叠。6.如权利要求4所述的栅极驱动电路，其中，当该栅极驱动电路操作于该第二模式且显示第二帧，该第二...

【专利技术属性】
技术研发人员：奚鹏博，苏松宇，
申请(专利权)人：友达光电股份有限公司，
类型：发明
国别省市：中国台湾,71