单相位点电路的装置和方法制造方法及图纸

本文提供了用于单相点电路的装置和方法。在某些实施方式中，单相点电路响应于单相时钟信号的时钟边沿将点从输入传播到输出。单相点电路保持该点大约一个时钟周期，从而相对于保持大约半个时钟周期的点的多相点电路提供更高的最大工作频率。两个或更多个单相点电路可以在环中电连接以作为点分离器操作。单相点电路可以用于响应于时钟边缘将使用一个或零表示的点从一个点电路前进到下一个。在某些实现中，随着光点前进，单相点电路经由反馈元件从其输入清除该点。

Device and method for single phase point circuit

An apparatus and method for a single point circuit are provided. In some embodiments, the single-phase point circuit transfers the point from the input to the output in response to the clock edge of the single phase clock signal. The single-phase point circuit maintains the point approximately one clock cycle, thereby providing a higher maximum operating frequency relative to the polyphase point circuit that maintains a point of about half a clock period. Two or more single-phase point circuits can be electrically connected in the ring as a point separator operation. A single point circuit can be used in response to the clock edge and will use one or zero point to move from one point circuit to the next. In some implementations, as the spot advances, the single point circuit clears the point from its input through the feedback element.

【技术实现步骤摘要】
单相位点电路的装置和方法
本专利技术的实施例涉及电子电路，更具体地涉及点电路(spotcircuit)。
技术介绍
点电路或点移动级可用于各种各样的应用中。在一个示例中，分频器包括以环形电连接的点电路，以及分频器用于对输入时钟信号进行分频以生成输出时钟信号。每个点电路可操作以将点(其可使用逻辑一或零来表示)传递或移动到环中的下一点电路。基于输入时钟信号的定时，点从一个点电路前进到下一个，并且基于点围绕环移动所花费的时间来产生输出时钟信号。分频器又可用于各种应用中，诸如在锁相环(PLL)或频率合成器中。例如，PLL可以使用分频器来划分可控振荡器的输出，以生成由相位频率检测器(PFD)使用的反馈时钟信号。
技术实现思路
在一个方面，提供一种点分离器。所述点分离器包括两个或更多个点电路，在环中电连接并且包括具有点输入、点输出和时钟输入的第一单相点电路。第一单相点电路包括第一极性的第一输入场效应晶体管(FET)以及电连接在第一电源节点和信号节点之间，并且第一FET的栅极电连接到点输入。第一单相点电路还包括与第一极性相反的第二极性的第一时钟FET，第二极性的第二输入FET和与信号节点和第二电源节点之间的第一时钟FET电串联连接，第一极性的第二时钟FET，第一极性的输出FET，并且在第一电源节点和点输出之间与第二时钟FET电串联连接。另外，第一时钟FET的栅极和第二时钟FET的栅极电连接到时钟输入，所述输出FET的栅极电连接到所述信号节点。在某些实施方式中，第一单相点电路还包括第二类型的反馈FET，并且包括电连接到光点输出的栅极，电连接到点输入的漏极，以及电连接到第二电源节点的源极。在一些实施方式中，时钟输入经配置以接收时钟信号，且当光点存在于光点输入处时，第一单相点电路将光点保持约时钟信号的一个周期。在多个实施方式中，两个或更多个点电路仅使用单个时钟信号相位在环周围传播点。在多个实施方式中，第一极性是p型，第二极性是n型。在一些实施方式中，时钟输入被配置为接收时钟信号，并且当光点输入为逻辑高时，第一单相点电路被配置为响应于时钟信号的下降沿控制光点输出逻辑高。根据多个实施方式，当光点输入为逻辑低时，第一单相点电路不管时钟信号的状态如何都不控制光点输出。在某些实施方式中，第一极性是n型，第二极性是p型。在多个实施方式中，时钟输入被配置为接收时钟信号，并且当点输入为逻辑低时，第一单相点电路被配置为响应于时钟的上升沿控制光点输出逻辑低信号。在多个实施方式中，电连接在环中的两个或更多个点电路包括至少三个单相点电路。在一些实施方式中，光点分离器进一步包括光点去除电路，其包括电连接到第一单相点电路的光点输出的光点输出和选择性地从环提供光点到分割器输出的光点输出。根据某些实施方式，点分配器还包括外部分配器电路，其被配置为控制当光点去除电路将点从环提供到分配器输出时的定时。在多个实施方式中，外部分频器电路包括以级联方式电连接的两个或更多个外部点电路。在各种实施方式中，第一单相点电路还包括被配置为初始化第一单相点电路的状态的复位输入或置位输入中的至少一个。在另一方面，提供了一种时间-数字转换器。时间-数字转换器包括两个或更多个点电路，其包括以级联方式电连接并且包括具有点输入，点输出和时钟输入的第一单相点电路。第一单相点电路包括第一极性的第一输入场效应晶体管(FET)，与第一极性相反的第二极性的时钟FET，第二极性的第二输入FET和第一极性的输出FET。第一FET电连接在第一电源节点和信号节点之间，并且第一FET的栅极电连接到点输入。第一单相点电路还包括与第一极性相反的第二极性并电连接到时钟输入的时钟FET。第二输入FET是第二极性的并且在信号节点和第二电源节点之间与时钟FET电串联连接，并且输出FET是第一极性的并且电连接在第一电源节点和点输出之间。另外，输出FET的栅极电连接到信号节点。在一些实施方式中，时钟输入经配置以接收脉冲信号，且所述两个或两个以上点电路经配置以响应于脉冲信号的第一边缘而传播点信号且停止将点信号传播响应于所述脉冲信号的第二边缘。在多个实施方式中，第一单相点电路还包括第一极性的缓冲输出FET，并且包括电连接到信号节点的栅极和电连接到缓冲输出的漏极。在多个实施方式中，第一单相点电路还包括第一极性的读取FET，并且与第一电源节点和缓冲输出之间的缓冲输出FET串联电连接，缓冲输出FET包括栅极其接收被配置为当点信号从点输入传播到点输出时禁止缓冲输出改变状态的读取信号。在本公开的另一方面，提供了一种使用单个时钟信号相位来移动光点的方法。该方法包括提供点信号到单相点电路的点输入，提供在第一逻辑电压和第二逻辑电压之间变化的单相时钟信号到单相点电路的时钟输入，当所述点信号具有所述第一逻辑电压时阻止所述点信号到所述单相点电路的点输出的传输，当数据输入具有第二逻辑电压时，响应于单相位时钟信号的时钟沿，将数据信号发送到单相点电路的数据输出。在一些实施方式中，所述方法进一步包含在将点信号传输到点输出之后，在时钟边沿的时钟周期期间将单相点电路的点输入控制到第一逻辑电压。在另一方面，提供了一种电子电路。电子电路包括多个光点移动级，被配置为基于单相位时钟信号的定时移动由逻辑高值表示的光点。多个光点移动级包括第一光点移动级和第二光点移动级。第一光点移动级包括第一光点输入，第一光点输出和第一多个FET，其被配置为基于第一光点输入的逻辑值和单相时钟信号的定时选择性地控制第一光点输出。第二点移动级包括电连接到第一点输出的第二点输入，第二点输出和配置成基于第二点输入的逻辑值和时序选择性地控制第二点输出的第二多个FET的单相时钟信号。另外，当第一点输入具有指示点的存在的逻辑高值时，第一多个FET响应于单相时钟信号的下降沿将第一点输出控制到逻辑高值。此外，当第一点输入具有逻辑低值时，第一多个FET不控制第一点输出。在一些实施方式中，第一点移动级还包括反馈元件，其被配置为响应于第一点输出从逻辑低值转换到逻辑高值而将第一点输入控制到逻辑低值。在多个实施方式中，第一光点移动级被配置为使得光点在第一光点输入处存在大约单相时钟信号的完整时钟周期。在各种实施方式中，当第二点输入具有逻辑高值时，第二多个FET响应于单相时钟信号的下降沿将第二点输出控制到逻辑高值，并且当第二点输出点输入具有逻辑低值，第二多个FET不控制第二点输出。在多个实施方式中，所述多个光点移动级以环形电连接，并且所述多个光点移动级被配置为基于在环周围移动光点所花费的时间来产生分频时钟信号，时钟信号具有比单相时钟信号低的频率。在多个实施方式中，第一多个FET包括时钟n型场效应晶体管(NFET)，在信号节点和第一电源节点之间与时钟NFET串联连接的输入NFET，连接在第二电源节点和信号节点之间的P型场效应晶体管(PFET)，时钟PFET和与第二电源节点和第一点输出之间的时钟PFET电串联连接的输出PFET。另外，时钟NFET的栅极和时钟PFET的栅极接收单相时钟信号，输出PFET的栅极连接到信号节点，并且输入PFET的栅极和输入NFET的栅极连接到第一点输入。在多个实施方式中，多个点移动级以级联方式电连接，并且多个点移动级被配置为生成单相时钟信号的脉冲的持续时间的数字表示。根据一些实施方式，第本文档来自技高网...

【技术保护点】
一种点分离器，包括：两个或更多个点电路，其以环形电连接并且包括具有点输入，点输出和时钟输入的第一单相点电路，其中所述第一单相点电路包括：第一极性的第一输入场效应晶体管(FET)，其电连接在第一电源节点和信号节点之间，其中所述第一FET的栅极电连接到所述点输入；具有与所述第一极性相反的第二极性的第一时钟FET；第二极性的第二输入FET，并且在所述信号节点和第二电源节点之间与所述第一时钟FET串联电连接；第一极性的第二时钟FET，其中所述第一时钟FET的栅极和所述第二时钟FET的栅极电连接到所述时钟输入；和第一极性的输出FET，并且在第一电源节点和点输出之间与第二时钟FET串联电连接，其中输出FET的栅极电连接到信号节点。

【技术特征摘要】
2016.01.12 US 14/993,8601.一种点分离器，包括：两个或更多个点电路，其以环形电连接并且包括具有点输入，点输出和时钟输入的第一单相点电路，其中所述第一单相点电路包括：第一极性的第一输入场效应晶体管(FET)，其电连接在第一电源节点和信号节点之间，其中所述第一FET的栅极电连接到所述点输入；具有与所述第一极性相反的第二极性的第一时钟FET；第二极性的第二输入FET，并且在所述信号节点和第二电源节点之间与所述第一时钟FET串联电连接；第一极性的第二时钟FET，其中所述第一时钟FET的栅极和所述第二时钟FET的栅极电连接到所述时钟输入；和第一极性的输出FET，并且在第一电源节点和点输出之间与第二时钟FET串联电连接，其中输出FET的栅极电连接到信号节点。2.根据权利要求1所述的点分离器，还包括第二类型的反馈FET，并且包括电连接到光点输出的栅极，电连接到点输入的漏极，以及电连接到第二电源节点。3.根据权利要求1所述的点分离器，其中，所述时钟输入被配置为接收时钟信号，其中当光点存在于所述光点输入处时，所述第一单相点光电路保持所述光点大约一个时钟周期信号。4.根据权利要求1所述的点分离器，其中，所述两个或更多个点电路仅使用单个时钟信号相位在所述环周围传播点。5.根据权利要求1所述的点分离器，其中，所述第一极性是p型，所述第二极性是n型。6.根据权利要求6所述的点分离器，其中，所述时钟输入被配置为接收时钟信号，其中当所述点输入为逻辑高时，所述第一单相点电路被配置为响应于即时钟信号的下降沿。7.根据权利要求6所述的点分离器，其中，所述时钟输入被配置为接收时钟信号，其中当所述点输入逻辑低时，所述第一单相点电路不控制所述点输出，而不管所述时钟信号的状态如何。8.根据权利要求1所述的点分离器，其中，所述第一极性是n型，所述第二极性是p型。9.根据权利要求8所述的点分离器，其中，所述时钟输入被配置为接收时钟信号，其中当所述点输入为逻辑低时，所述第一单相点电路被配置为响应于时钟信号的上升沿。10.根据权利要求1所述的点分离器，其中，在所述环中电连接的所述两个或更多个点电路包括至少三个单相点电路。11.根据权利要求1所述的点分离器，还包括光点去除电路，其包括电连接到所述第一单相点电路的光点输出的光点输出和选择性地提供从所述环到分光器输出的光点的光点输出。12.根据权利要求11所述的点分离器，还...

【专利技术属性】
技术研发人员：S·M·比库伊，
申请(专利权)人：美国亚德诺半导体公司，
类型：发明
国别省市：美国,US