一种基于IODELAY固件的TOA估计电路制造技术

本发明专利技术公开了一种基于IODELAY固件的TOA估计电路。该TOA估计电路由信号边沿产生模块、同步匹配脉冲产生模块、时间匹配模块和时间生成模块组成。其中信号边沿产生模块利用IODELAY固件根据被测信号的上升沿输出一个信号边沿脉冲，并将其输入到时间匹配模块。同步匹配脉冲模块利用IODELAY固件在被测时间范围内依次输出一串匹配窄脉冲，并输出到时间匹配模块。时间匹配模块将输入的信号边沿脉冲与匹配窄脉冲进行处理，得到时间匹配信号，并输出到时间生成模块。时间生成模块根据输入的时间匹配信号输出达到时间。本发明专利技术通过对利用IODELAY固件生成的窄脉冲对信号达到时间进行精确估计，具有较强的准确性、通用性以及适用性。

【技术实现步骤摘要】
一种基于IODELAY固件的TOA估计电路
本专利技术属于电子
，具体地说，是一种基于IODELAY固件的TOA（到达时间）估计电路。
技术介绍
精确估计信号的到达时间对于雷达、通信、导航定位等领域具有重要的理论价值及应用前景。现在国内外的TOA（到达时间）估计电路一般由模拟电路实现，其精度较低，数字实现方式在具体实现方面存在各种问题，均未得到大面积普及。
技术实现思路
本专利技术的目的是提供一种基于IODELAY固件的TOA估计电路，是一种高分辨率的信号达到时间估计电路。实现本专利技术目的的技术方案为：一种基于IODELAY固件的TOA估计电路，该电路由信号边沿产生模块、同步匹配脉冲产生模块、时间匹配模块和时间生成模块四个模块组成。被测信号首先输入到信号边沿产生模块，信号边沿产生模块利用IODELAY固件根据输入被测信号的上升沿产生一个信号边沿脉冲，并将其输入到时间匹配模块。同步匹配脉冲模块利用IODELAY固件在被测时间范围内依次输出一串匹配窄脉冲，并输出到时间匹配模块。时间匹配模块将输入的信号边沿脉冲与匹配窄脉冲进行处理，得到时间匹配信号，并输出到时间生成模块。时间生成模块根据输入的时间匹配信号输出被测信号的达到时间信息。本专利技术通过利用IODELAY固件产生的窄脉冲匹配被测信号，已达到对被测信号达到时间的精确估计。信号边沿产生模块主要由一个IODELAY固件与一个查找表（LUT）组成，其中IODELAY固件作用是将输入信号进行基本时间分辨单元延时，LUT的作用是利用输入信号与经过IODELAY固件延时的信号产生一个信号边沿脉冲。同步匹配脉冲产生模块由N路IODELAY固件与N路LUT组成，N路IODELAY固件对一固定脉冲信号进行延时，输出N路依次经过1、2、3……N个基本时间分辨单元延时的脉冲信号，再将相邻的两路延时信号输入到一个LUT中，依次输出经过1、2、3……N个基本时间分辨单元延时的匹配窄脉冲信号。时间匹配模块主要由N路相关器实现，输入的信号边沿脉冲分别与N路匹配窄脉冲信号进行相关运算，相关器可以由乘法器实现，对于数字信号，乘法器可以由与门实现，当两个信号在时间上完全重合时，相应的相关器会输出一个时间匹配信号。时间生成模块主要由编码器组成，编码器对输入的时间匹配信号的相关器进行编码，输出被测信号的到达时间信息。IODELAY固件是Xilinx公司的FPGA的基本硬件单元，其可在输入200MHz时钟的情况下对信号进行单位延时，其基本时间分辨单元延时为75ps。本专利技术与传统的TOA电路相比，其显著优点为：本专利技术可输出更精确的时间信息。附图说明图1是基于IODELAY的TOA估计电路总体结构。图2是信号边沿产生模块。图3是同步匹配脉冲产生模块。图4是时间匹配模块模块。图5是时间生成模块。图6是IODELAY固件。图7是信号边沿产生模块输出波形。图8是同步匹配脉冲产生模块输出波形。图9是时间匹配模块输出波形。具体实施方式下面参照附图对本专利技术作进一步详细说明。本专利技术一种基于IODELAY的TOA估计电路，如图1所示，该电路由信号边沿产生模块、同步匹配脉冲产生模块、时间匹配模块和时间生成模块四个模块组成。四个模块具体的电路图如图2-5所示。在图2所示的时信号边沿产生模块中，输入被测信号被分成两路，一路进入IODELAY固件，IODELAY固件的延时值可以通过DC[4:0]进行编程，IODELAY固件具体结构见图6。另外一路直接输入到LUT单元，经过IODELAY延时的信号同样进入LUT单元；同时对LUT单元进行编程，使其在引脚1输入为高电平（1），引脚2输入为低电平（0）时输入一个高电平，具体时序图如图7所示，其中A为被测信号，B为经过IODELAY延时后的信号，C为经过LUT输出的信号边沿脉冲。IODELAY固件是Xilinx公司的FPGA的基本硬件单元，可对信号进行单位延时，其基本时间分辨单元延时为75ps，其具有DC[4:0]的5位控制输入，可分别实现75-2400ps的延时功能。在如图3所示的同步匹配脉冲产生模块中，将一个固定脉冲信号依次经过N级的IODELAY模块，第一级的IODELAY固件输出的信号与输入的固定脉冲进入第一级的LUT单元，其输出为匹配窄脉冲1，第二级的IODELAY固件输出的信号与第一级IODELAY固件输出的信号进入第二级的LUT模块，其输出为匹配窄脉冲2，依次共可生成N个匹配窄脉冲。其时序图如图8所示，其中信号A、B、C、D、E分别为原始信号，经过一级IODELAY固件，经过两级IODELAY固件，经过N-1级IODELAY固件以及经过N级IODELAY固件的信号。信号F、G、H则为对应生成的匹配窄脉冲信号。在如图4所示的时间匹配模块中，其输入分别为同步匹配脉冲产生模块输出的匹配窄脉冲以及信号边沿产生模块输出的信号边沿脉冲，当匹配窄脉冲与信号边沿脉冲在时间上完全对齐时，时间匹配模块中的匹配窄脉冲与信号边沿脉冲输入的与门输出一个高电平，以指示信号达到的时间。其时序图如图9所示，信号A、B、C分别为同步匹配脉冲产生模块输出的匹配窄脉冲信号，信号D为信号边沿脉冲，其中B与D在时间上完全对其，因此经过与门后可以输出一个高电平，表明被测信号的到达时间。在如图5所示的时间生成模块中，对输入的N路时间匹配信号进行编码，将指示时间到达的高脉冲输出一个二进制编码，以达到输出时间信息的目的。本文档来自技高网...

【技术保护点】
一种基于IODELAY固件的TOA估计电路，其特征在于：该电路包括信号边沿产生模块、同步匹配脉冲产生模块、时间匹配模块和时间生成模块；被测信号输入到信号边沿产生模块，信号边沿产生模块利用IODELAY固件根据输入被测信号的上升沿产生一个信号边沿脉冲，并将其输入到时间匹配模块；同步匹配脉冲模块利用IODELAY固件在被测时间范围内依次输出一串匹配窄脉冲，并输出到时间匹配模块；时间匹配模块对输入的信号边沿脉冲与匹配窄脉冲进行处理，得到时间匹配信号，并输出到时间生成模块；时间生成模块根据输入的时间匹配信号输出被测信号的达到时间信息。

【技术特征摘要】
1.一种基于IODELAY固件的TOA估计电路，其特征在于：该电路包括信号边沿产生模块、同步匹配脉冲产生模块、时间匹配模块和时间生成模块；被测信号输入到信号边沿产生模块，信号边沿产生模块利用IODELAY固件根据输入被测信号的上升沿产生一个信号边沿脉冲，并将其输入到时间匹配模块；同步匹配脉冲模块利用IODELAY固件在被测时间范围内依次输出一串匹配窄脉冲，并输出到时间匹配模块；时间匹配模块对输入的信号边沿脉冲与匹配窄脉冲进行处理，得到时间匹配信号，并输出到时间生成模块；时间生成模块根据输入的时间匹配信号输出被测信号的达到时间信息。2.根据权利要求1所述的基于IODELAY固件的TOA估计电路，其特征在于：所述信号边沿产生模块由一个IODELAY固件与一个查找表（LUT）组成，其中IODELAY固件将输入信号进行基本时间分辨单元延时，LUT利用输入信号与经过IODELAY固件延时的信号产...

【专利技术属性】
技术研发人员：李洪涛，张昳，韦梦园，毛臻韵，朱熠良，冯欣，潘琪，何天豪，
申请(专利权)人：南京理工大学，
类型：发明
国别省市：江苏,32