用于提供RF输出信号的RF‑DAC单元和方法技术

本公开涉及用于提供RF输出信号的RF‑DAC单元和方法，其中所述RF‑DAC单元被配置成基于基带信号、第一信号和第二信号生成RF输出信号。第一信号具有第一占空比并且在第一预定义幅值之间切换，以及第二信号具有比第一占空比小的第二占空比并且在第二预定义幅值之间切换。

【技术实现步骤摘要】
用于提供RF输出信号的RF-DAC单元和方法
本公开涉及移动通信，并且更具体地涉及减少其中非期望的三次谐波的RF数模转换器(RF-DAC)。
技术介绍
在各种电路中，需要把存在于数字域中的输入信号转换至模拟域中以便进一步处理。例如，在无线发射器中，基带信息信号被从数字格式转换为模拟格式，并且同时使用一个或多个RF数模转换器(RF-DAC)进行上转换(upconvert)，所述一个或多个RF数模转换器之后是一个或多个功率放大器电路(PA电路)，用于把具有所需功率的上述信号输送到天线。在这种电路中，上转换和放大所述基带信息信号可能导致谐波信号的产生，例如，可能导致基本频率上的RF信号劣化的高阶互调失真产物。
技术实现思路
RF-DAC单元被配置成基于基带信号、第一信号以及第二信号生成RF输出信号，其中所述第一信号具有第一占空比并且在第一预定义幅值之间切换，以及其中所述第二信号具有比第一占空比小的第二占空比并且在第二预定义幅值之间切换。附图说明图1示出了示例性移动通信设备的框图；图2示出了包括继之以单独功率放大器的小型信号RF-DAC(RF数模转换器)的电路的总体框图；图3示出了包括被合并到一个模块中的RF-DAC和功率放大器的电路；图4图示了导致三次互调失真产物的H1，H3非线性交互作用；图5A-5B是用于在RF-DAC单位单元(unitcell)电路中实现三次谐波抑制／去除的电路结构的示意性表示；图6示出了用于功率DAC电路(与如图3中所示的功率DAC电路一样)的RF-DAC谐波抑制单位单元的示例；图7示出了用于RF-DAC电路的RF-DAC谐波抑制单位单元的另一示例；图8示出了倍频器电路的示例；以及图9示出了包括具有如以上相对于图5-7所描述的体系结构的多个RF-DAC单元的布置的示意性表示。具体实施方式图1示出了示例性移动通信设备100的框图，所述移动通信设备100包括数字基带处理器102，以及耦合到所述基带处理器102和天线端口106的RF前端104。所述天线端口106被提供以允许把天线108连接至移动通信设备100。所述基带处理器102生成将经由天线108传送的信号，所述信号被转发(forward)至生成到天线端口106的传送信号输出的RF前端104以便经由所述天线108传送。所述RF前端104也可以经由天线端口106从天线108接收信号，并且把相应的信号提供到基带处理器102以便处理所述接收信号。在下文中进一步详细描述的所述装置和方法可以在基带处理器102中被实现，例如，在对数据信号进行操作以便生成到RF前端104的相应输入信号的处理器中，和／或在如用于基于从基带处理器接收的输入信号在天线端口106生成所述传送信号输出的极坐标发射器一样的RF前端104中。在一实施例中，移动通信设备100可以是便携移动通信设备并且可被配置成根据通信标准与其他通信设备(如移动通信网络的基站或其它移动通信设备)执行语音和／或数据通信。移动通信设备可以包括移动手持装置(诸如，移动电话或智能电话)、平板PC、宽带调制解调器、膝上型电脑、笔记本电脑、路由器、交换机、中继器(repeater)或PC。此外，移动通信设备100可以是通信网络的基站。图2示出了继之以功率放大器202的小型信号发射器(TX)200的框图。图2中图示的电路示出了借助于变压器220而磁耦合在一起的小型信号TX模块200和PA模块202。在RF电路(前端模块)结合了外部功率放大器的情形下，变压器220把小型信号发射器TX的差分输出转换为单端输出，并且把小型信号TX输出处的DC共模电位与功率放大器输入处的DC共模电位进行去耦合(例如，在收发器已经集成差分功率放大器的情形下)。另外，变压器220过滤出可能相当明显的较高LO谐波处的上转换基带信号(例如，在使用如用于快速低噪低失真转换的像LO信号这样的方波的情形下)。出现在功率放大器202输出的输出信号可以经由另一变压器222被耦合到天线204。图3示出了包括RF-DAC和功率放大器的电路，所述RF-DAC和功率放大器被合并到一个模块中，从而图3中示出的所述电路可以被称为功率DAC(PWR-DAC)。所述电路包括RF-DAC206和可以被耦合到天线204的共发共基放大器缓级207。用于控制RF-DAC单元206的信号可以基于来自基带处理器的信号而被提供，所述基带处理器可以在极坐标域操作，从而提供基带信号的振幅分量和相位分量作为输出。振幅分量形成用于相应的RF-DAC单元206的控制信号，在图3中，所述RF-DAC单元206中的多个这种单元可以被提供(例如，1024个)。然而，为清楚起见，图3中仅绘出单个单元206。进一步地，由基带处理器提供到本地振荡器源的相位分量被提供以便生成被提供到RF-DAC单元206的本地振荡器信号LO，／LO。在这个示例中，第一本地振荡器信号LO和第二本地振荡器信号／LO被移位基本上半个LO周期，这也可以被称为“互补”。在图3的电路中，RF-DAC单元206包括从基带处理器接收振幅信号的控制输入208a和208b，以及用于接收两个LO信号LO，／LO的控制输入214a和214b。进一步地，RF-DAC单元206包括用于接收偏置信号的偏置输入228。RF-DAC单元206包括第一逻辑块230a和第二逻辑电路230b(例如，与门)。与门230a从输入208a和214a接收信号，并且生成用于控制耦合在参考电位和RF-DAC单元206的第一输出216a之间的晶体管T1的输出信号。同样地，与门230b从输入208a和214b接收信号，并且生成用于控制耦合在第二输出216b和参考电位之间的晶体管T1’的输出信号。与门230a和230b进一步从偏置输入228接收偏置信号VBIAS。共发共基放大器缓冲级207包括三个级，每个级包括一对晶体管(例如，场效应晶体管)。共发共基放大器缓冲级207可以在第一级中包括两个晶体管T2和T2’、在第二级中包括晶体管T3和T3’、以及在第三级中包括晶体管T4和T4’。三个级中的第一晶体管T2到T4被串联连接在RF-DAC单元206的第一输出216a与共发共基放大器缓冲级207的第一输出218a之间，并且三个级中的第二晶体管T2’到T4’被串联连接在RF-DAC单元206的第二输出216b与共发共基放大器缓冲级207的第二输出218b之间。相应的级接收控制信号VG2到VG4以便激励／去激励、或者选择相应的级，使得施加到共发共基放大器缓冲级207的信号由一个或多个级放大，以便在输出218a和218b提供相应放大的信号。共发共基放大器缓冲级207在其输出218a和218b提供差分RF输出信号。在所述共发共基放大器缓冲级207的输出218a和218b出现的差分输出信号经由变压器222被耦合到RF输出端224，所述RF输出端224可以被耦合到天线204。图3中示出的电路例如可以被用于另一发射器集成步骤，其中，RF-DAC电路和PA电路被合并到前述引用的一个模块中(功率-DAC模块)。图3中示出的电路例如可以被用于另一发射器集成步骤，其中，RF-DAC电路和PA电路被合并到前述引用的一个模块中(功率-DAC模块)。当与图2的体系结构相比时，图3的体系结构的一个突出的不本文档来自技高网...

【技术保护点】
一种射频数模转换器RF‑DAC单元，其中所述RF‑DAC单元被配置成基于基带信号、第一信号和第二信号生成RF输出信号，以及其中所述第一信号具有第一占空比并且在第一预定义幅值之间切换，以及所述第二信号具有比第一占空比小的第二占空比并且在第二预定义幅值之间切换；以及其中所述第二预定义幅值小于或者大于所述第一预定义幅值。

【技术特征摘要】
2012.12.12 US 13/7119581.一种射频数模转换器RF-DAC单元，其中所述RF-DAC单元被配置成基于基带信号、第一信号和第二信号生成RF输出信号，以及其中所述第一信号具有第一占空比并且在第一预定义幅值之间切换，以及所述第二信号具有比第一占空比小的第二占空比并且在第二预定义幅值之间切换；以及其中所述第二预定义幅值小于或者大于所述第一预定义幅值。2.如权利要求1所述的RF-DAC单元，包括：第一上转换混合器，被配置成混合所述基带信号和所述第一信号；第二上转换混合器，被配置成混合所述基带信号和所述第二信号；以及合并器，被配置成把分别来自所述第一上转换混合器和所述第二上转换混合器的输出信号合并为所述RF输出信号。3.如权利要求1所述的RF-DAC单元，进一步被配置成基于所述基带信号、第三信号和第四信号生成另一RF输出信号，所述另一RF输出信号相对于所述RF输出信号移位半个本地振荡器LO信号周期，其中所述第三信号是移位了所述第一信号的半个LO周期，并且其中所述第四信号是移位了所述第二信号的半个LO周期。4.如权利要求1所述的RF-DAC单元，包括：第一电流源，被配置成提供第一电流；第二电流源，被配置成提供第二电流；第一开关，被配置成接收具有所述第一占空比并且在第一高电平和第一低电平之间切换的第一LO信号；第二开关，被配置成接收具有所述第二占空比并且在第二高电平和第二低电平之间切换的第二LO信号；以及合并器，被配置成合并分别来自第一电流源和第二电流源的第一电流和第二电流；其中，所述第一开关和第二开关被配置成：当被激励时，使所述第一电流源和第二电流源分别向所述合并器输出所述第一电流和第二电流。5.如权利要求4所述的RF-DAC单元，其中所述第一电流和第二电流相同，或者其中所述第二电流小于或大于所述第一电流。6.如权利要求4所述的RF-DAC单元，进一步包括：第三电流源，被配置成提供所述第一电流；第四电流源，被配置成提供所述第二电流；第三开关，被配置成接收移位了所述第一LO信号的半个LO周期的第三LO信号；第四开关，被配置成接收移位了所述第二LO信号的半个LO周期的第四LO信号；以及另一合并器，被配置成合并分别来自所述第三电流源和第四电流源的所述第一电流和第二电流，其中所述第三开关和第四开关被配置成：当被激励时，使所述第三电流源和第四电流源分别向所述另一合并器输出所述第一电流和第二电流。7.如权利要求4所述的RF-DAC单元，其中所述第一电流源和第二电流源包括相应的被选择来提供所述第一电流和第二电流的场效应晶体管，所述场效应晶体管具有不同的宽/长比。8.如权利要求4所述的RF-DAC单元，其中：所述合并器被连接到输出，所述第一电流源被连接在所述合并器和所述第一开关之间，所述第一开关被连接在所述第一电流源和参考电位之间，所述第二电流源被连接在所述合并器和所述第二开关之间，以及所述第二开关被连接在所述第二电流源和所述参考电位之间。9.如权利要求4所述的RF-DAC单元，其中：所述合并器被连接到输出，所述第一开关被连接在所述合并器和所述第一电流源之间，所述第一电流源被连接在所述第一开关和参考电位之间，所述第二开关被...

【专利技术属性】
技术研发人员：K·杜夫雷内，H·普雷特尔，P·奥斯曼，
申请(专利权)人：英特尔德国有限责任公司，
类型：发明
国别省市：德国,DE