一种扫描链重定序方法技术

本发明专利技术实施例公开了一种扫描链重定序方法，应用于集成电路扫描测试技术领域。本发明专利技术实施例中，对构成扫描链的寄存器按照时钟树延迟由大到小进行排序，之后对排序进行分段、重组，对重组之后的扫描链进行链长计算、调整直至链长较短。本发明专利技术实施例能够将寄存器之间的时钟偏差考虑进来，可以在满足相邻寄存器之间的保持时间约束的情况下，尽量减少插入缓冲器的数目，可以减小扫描链占用的面积，缓解布线拥塞的问题，降低电路的整体功耗。对扫描链的测试时间和扫描覆盖率没有副作用，对设计的流程影响比较小。

A scanning chain reordering method

The embodiment of the invention discloses a scanning chain reordering method, which is applied to the scanning test technical field of integrated circuits. In one embodiment of the invention, the composition of the scan chain register in accordance with the clock tree delay from big to small order, after sorting of segmentation, reorganization, after the reorganization of the scan chain of chain length calculation, until the shorter chain length. The embodiment of the invention can be considered the clock deviation between the registers, can meet the time constraints between adjacent registers to keep the case, try to reduce the number of buffer insertion, scan chain can reduce the occupied area, alleviate the routing congestion problem, reducing the overall low power consumption circuit. There are no side effects on the scan time and scan coverage of the scan chain, and the impact on the design flow is small.

【技术实现步骤摘要】
一种扫描链重定序方法
本专利技术涉及集成电路测试
，尤其涉及一种扫描链重定序方法。
技术介绍
插入扫描链是集成电路可测性设计的重要方法，它将集成电路中的普通寄存器替换成扫描寄存器，并将扫描寄存器首尾连接，构成串行的扫描链，以实现附加的扫描测试功能。扫描链的插入会增加集成电路的面积和功耗开销，并且在测试模式下，扫描链的数据通路还必须满足建立时间、保持时间等时序检查约束，由此所引入的缓冲器进一步增加了集成电路的面积和功耗开销。对扫描链进行重定序是降低集成电路的面积和功耗的一种途径，扫描链重定序方法是将扫描链上的扫描寄存器按照一定的顺序，在不影响逻辑功能的前提下，进行重新连接，从而减少扫描链占用的面积及功耗。虽然现有的重定序方法在降低电路功耗方面取得了一定的成果，但是却带来了另外一个问题，即布线拥塞，而且随着集成电路技术的发展，电路集成度越来越高，当集成电路设计的工艺节点缩小到65nm以下时，为满足扫描链的建立时间、保持时间约束，扫描链上所需的缓冲器单元越来越多，导致的面积和功耗额外开销越来越大，引起的布局布线拥塞问题越来越严重，从而对芯片的性能、功耗和面积造成不利影响。
技术实现思路
本专利技术从满足扫描链的建立时间、保持时间等时序约束出发，提出一种扫描链重定序方法，这种方法可大幅度减少扫描链上所插入的缓冲器单元数量，达到减少布局布线拥塞以及降低面积和功耗开销的目的。有鉴于此，本专利技术第一方面提供一种扫描链重定序方法，可包括：将扫描链中的所有寄存器按照在测试时钟下的时钟树延迟从大到小排序，组成寄存器第一序列；以为单位长度将所述第一序列分为多段，序列中最后长度不足的部分作为一段，其中n为寄存器的个数，为对取整；依次从每段中取第i个寄存器顺序组成第i组,直至取完第一段中的寄存器，将i组寄存器按照组成的先后顺序依次排列组成第二序列；记所述第二序列中的第二个寄存器为当前寄存器，执行定序流程，所述定序流程包括：查找当前寄存器之后与当前寄存器的时钟树延迟相等的第一个寄存器，若找到,则记为第一寄存器；计算当前寄存器与第一寄存器交换位置之前与交换之后的扫描链的链长，如果交换之后的扫描链链长较短，则交换当前寄存器与第一寄存器的位置；更新第二序列；在更新的第二序列中继续查找当前寄存器之后与当前寄存器的时钟树延迟相等的第一个寄存器，若未找到，将更新后的第二序列中的第三个寄存器作为当前寄存器，返回执行定序流程直至最后一个寄存器执行完定序流程；若在更新的第二序列中找到，则仍记为第一寄存器，返回执行计算当前寄存器与第一寄存器交换位置之前与交换之后的扫描链的链长的步骤。优选的,扫描链的链长以曼哈顿距离表示，计算公式如下：其中，D1为以曼哈顿距离表示的扫描链链长，(xi,yi)为寄存器组成的序列中第i个寄存器的坐标。优选的，转换扫描链中两个寄存器位置之后扫描链的总线长以曼哈顿距离的计算公式如下：其中，交换位置的为第p个寄存器与第q个寄存器，D2为第p个寄存器与第q个寄存器交换位置之后的扫描链链长。从以上技术方案可以看出，本专利技术实施例具有以下优点：在扫描链中，相邻的寄存器之间需要满足保持时间的要求，往往需要插入缓冲器，而本专利技术将寄存器之间的时钟偏差考虑进来，可以在满足相邻寄存器之间的保持时间约束的情况下，尽量减少插入缓冲器的数目，可以减小扫描链占用的面积，以及电路的整体功耗。由于插入的缓冲器的数目较少，缓解了布线拥塞的问题，而且本方法对扫描链的测试时间和扫描覆盖率没有副作用，对设计的流程影响比较小。附图说明图1为本专利技术实施例的物理设计流程。具体实施方式为了使本
的人员更好地理解本专利技术方案，下面将结合本专利技术实施例中的附图，对本专利技术实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本专利技术一部分的实施例，而不是全部的实施例。基于本专利技术中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都应当属于本专利技术保护的范围。本专利技术实施例提出的扫描链重定序方法，是一种按时钟树延迟跳跃式排序的方法，在设计时钟树综合之后实施，参考图1所示为本专利技术物理设计流程，本专利技术的主要思想是：传统物理设计流程为“设计导入→布局→时钟树综合→布线”。扫描链重定序过程可以在时钟树综合后实施，并且在设计时钟树综合之后可以得到时序单元的时钟树延迟信息以及其物理坐标信息。下面对本专利技术实施例提供的技术方案做详细公开的描述，如下：S1、将扫描链中的所有寄存器按照在测试时钟下的时钟树延迟从大到小排序，组成寄存器第一序列；为了便于描述，这里记第一序列为ins(C1,C2,C3,…,Cn)；其中，时钟树延迟相等的寄存器随机依次排列。序列中的元素Ck(1≤k≤n)代表一个寄存器，n为扫描链中总的寄存器个数。在序列ins(C1,C2,C3,…,Cn)中具有相等时钟树延迟的寄存器则随机分配先后顺序，序列整体保持从大到小的顺序。S2、以为单位长度将所述第一序列分为多段，序列中最后长度不足的部分作为一段；选择正整数m(其中为对进行取整，简单的理解为对只取整数部分)，则n＝a*m+r，其中，a为m除n的商数，r为余数。下面具体介绍对序列ins(C1,C2,C3,…,Cn)的分段流程，对于余数r是否为零，具体执行流程不同，当r≠0时，执行步骤1.1-步骤1.4，如下：步骤1.1：当r≠0时，设置参数i，对i赋初值i＝0；步骤1.2:ins(C1,C2,C3,…,Cn)中Ci*m+1→Ci*m+2→Ci*m+3…→Ci*m+m作为第i+1段；步骤1.3:令i＝i+1；步骤1.4：如果i值小于a，则返回步骤1.2；否则ins(C1,C2,C3,…,Cn)中Ci*m+1→Ci*m+2…→Ci*m+r作为第i+1段。举例说明，假设寄存器的个数为10，则m＝3，a＝3,r＝1(不为零),寄存器按照时钟树延迟从大到小的顺序排列得到的序列为ins(C1,C2,C3,C4,C5,C6,C7,C8,C9,C10)，假设其中时钟树延迟相等的寄存器在序列中的位置为C3、C4、C5，则根据上述分段过程可得本例中10个寄存器排序后的序列分段结果如下：第一段：C1→C2→C3；第二段：C4→C5→C6第三段：C7→C8→C9第四段：C10当r≠0时，执行步骤2.1-步骤2.4，如下：步骤2.1：当r＝0时，设置计数参数j，对j赋初值j＝0；步骤2.2：ins(C1,C2,C3,…,Cn)中Ci*m+1→Ci*m+2→Ci*m+3…→Ci*m+m作为第j+1段组；步骤2.3：令j＝j+1；步骤2.4：如果j值小于a，则返回步骤2.2，否则序列分段完毕。举个例子，假设寄存器的个数为9，则m＝3，a＝3,r＝0,寄存器按照时钟树延迟从大到小的顺序排列得到的序列为ins(C1,C2,C3,C4,C5,C6,C7,C8,C9)，假设其中时钟树延迟相等的寄存器在序列中的位置为C4,C5，则根据上述分段过程可得对本例中9个寄存器排序后的序列分段结果如下：第一段：C1→C2→C3；第二段：C4→C5→C6第三段：C7→C8→C9S3、依次从每段中取第i个寄存器顺序组成第i组,直至取完第一段中的寄存器，将i组寄存器按照组成的先后顺序依次排列组成第二序列；本步骤是对分段之后的寄存器重新分组，具体执行过本文档来自技高网...

【技术保护点】
一种扫描链重定序方法，其特征在于，包括：将扫描链中的所有寄存器按照在测试时钟下的时钟树延迟从大到小排序，组成寄存器第一序列；以

【技术特征摘要】
1.一种扫描链重定序方法，其特征在于，包括：将扫描链中的所有寄存器按照在测试时钟下的时钟树延迟从大到小排序，组成寄存器第一序列；以为单位长度将所述第一序列分为多段，序列中最后长度不足的部分作为一段，其中n为寄存器的个数，为对取整；依次从每段中取第i个寄存器顺序组成第i组,直至取完第一段中的寄存器，将i组寄存器按照组成的先后顺序依次排列组成第二序列；记所述第二序列中的第二个寄存器为当前寄存器，执行定序流程，所述定序流程包括：查找当前寄存器之后与当前寄存器的时钟树延迟相等的第一个寄存器，若找到,则记为第一寄存器；计算当前寄存器与第一寄存器交换位置之前与交换之后的扫描链的链长，如果交换之后的扫描链链长较短，则交换当前寄存器与第一寄存器的位置；更新第二序列；在更新的第二序列中继续查找当前寄存器之后与当前寄存器的时钟树延迟相等的第一个寄存器，若未找到，将更新后的第二序列中的第三个寄存器作为当前寄存器，返回执行定序流程直至最后一个寄存器执行完定序流程；若在更新的第二序列中找到，则仍记为第一寄存器，返回执行计算当前寄存器与第一寄存器交换位置...

【专利技术属性】
技术研发人员：刘祥远，刘必慰，陈书明，黄东昌，郭阳，陈跃跃，李振涛，刘蓬侠，胡春媚，梁斌，池雅庆，
申请(专利权)人：中国人民解放军国防科学技术大学，
类型：发明
国别省市：湖南,43