电子电路的待机模式制造技术

本申请涉及电子电路的待机模式。提供一种微控制器，包括：内核；用于管理内核的电源的单元，包括用于接收外部信号的至少一个输入，所述外部信号用于离开待机模式；以及用于拦截所述外部信号并将其以一延迟传送至所述管理单元的单元。

Standby mode of electronic circuit

The present application relates to standby mode of electronic circuit. A micro controller, including: kernel; kernel for power management unit, including at least one input for receiving an external signal, the external signal is used to leave the standby mode; and for the interception of the external signal and to a delay in delivery to the management unit.

【技术实现步骤摘要】
电子电路的待机模式相关申请的交叉引用本申请要求2015年11月20日提交的申请号为15/61202的法国专利申请的优先权，此处通过引用将其内容以法律允许的最大范围完整地并入。
本专利技术一般地涉及电子电路，更具体地涉及微控制器的待机模式。
技术介绍
在许多应用中，当电子电路不被使用时，其电功耗期望被最小化。由此提供了能够减小电路功耗的待机机制。在包括微控制器的电子电路中，微控制器通常集成待机功能，在其不被使用时的时段期间能够将其内核设置为待机模式。在这种待机时段期间，微控制器的其他电路监控微控制器的输入-输出，以检测唤醒内核的需要。
技术实现思路
期望减小包括在待机时段期间微控制器的残余功耗。实施例克服了用于将微控制器设置为待机模式的常用电路的全部或部分缺点。实施例提供了易于实现的解决方案。因此，实施例提供了一种微控制器，包括：内核；用于管理内核电源的单元，包括用于接收外部信号的至少一个输入，所述外部信号用于离开待机模式；以及拦截所述外部信号并将其以一延迟传送到所述管理单元的单元。根据实施例，所述管理单元包括用于存储所述输入信号的逻辑功能。根据实施例，所述逻辑单元由所述管理单元在所述延迟结束时复位。根据实施例，所述单元接收所述逻辑功能的输出，并将其与表示所述微控制器的电源电压的数据相结合。根据实施例，当所述电源电压的电平达到阈值时，所述单元触发中断。在下面结合附图对特定实施例的非限制性描述中，将详细讨论前述和其他特征和优点。附图说明图1示意地示出了微控制器的实施例；图2是示出了用于将微控制器设置为待机模式的电路的实施例的方框图；图3是示出了用于唤醒微控制器的电路的实施例的方框图；以及图4A、图4B和图4C以时序图的形式示出了图3的电路的操作。具体实施方式在不同附图中，相同元件被相同的附图标记所指定。尤其是，不同实施例共有的结构和/或功能元件可以使用相同的附图标记被指定，并且可以具有相同的结构、尺寸和材料上的特性。为了清楚，仅仅对于所述实施例有用的那些步骤和元件将被示出和详细描述。尤其是，没有详细描述在微控制器中所存在的控制其至待机模式的设置的元件，所述实施例与通常应用是可兼容的。当提及术语“大约”、“近似”或“量级”时，这意味着在10％内，优选在5％内。图1示意地示出了微控制器1的实施例。在图1所示的实例中，微控制器包括内核2(内核)和用于重启或复位内核2的电源的电路4。为了简便，未示出微控制器1内部的所有电路。仅示出了在对待机和唤醒的设置中所涉及的电路。尤其是，微控制器1包括未被示出的易失性和非易失性存储元件和各种协同处理器和输入-输出电路。而且，由下文可见，考虑电路重启功能，因为该功能可能成为问题。但是，电路4通常还包括其他电源控制功能。在常用的方案中，当设置到待机模式时，微控制器的内核2的电源被停止。但是，电路4的等效电路依然被供电，从而能够通过解译微控制器的输入-输出5而检测对于重启的需要。考虑到某个应用不需要监控其电源，所述实施例源自对微控制器需求的新的分析。基于该分析，此后电源监控模块可以被关闭。但是，电源监控模块4通常不会被关闭的一个原因在于其必须能够检测由于电源电压下降后升高所引起的重启。在常用方案中，如果电源监控模块4被关闭，系统不能正确地被唤醒以重启微控制器。尤其是，当电源升高时，某个逻辑电路则处于不确定的状态。电源检测模块的启动则可以防止这种不确定状态。增加这一停止电源监控模块的能力的结果在于使得微控制器的启动不可预测(根据不确定状态的不可能启动)。提供为微控制器、尤其是其用于复位电源监控电路4的模块增加停止/启动单元3(关断)。为了实现这一功能，在电路4中，重启和复位电源(电源管理)以及由此重启和复位系统的功能42(PM复位)与检测功能42的停止/启动的逻辑功能44(SB逻辑)被区分开。电路4的两个功能42和44分别与单元3单独通信。只有功能42与内核2通信以将其唤醒。功能44拦截来自微控制器2外部的唤醒请求，并且代替将其传送到电路42，而是将其传送到单元3，单元3提供用于控制电路4的电源复位或重启的信号，所述电路4管理产品(微控制器)的其他部分的电源。由此，在待机时段期间，只有逻辑模块44和单元3保持激活，这明显减小了功耗。图2示意地示出了在功能42、44和3之间的互连的实施例，强调了用于由单元3复位块42的逻辑信号的拦截。在该实例中，逻辑功能44被实施，用于能够由触发器唤醒微控制器的每个外部资源，该触发器具有例如在上升沿上激活的时钟输入、接收(输入5)微控制器再激活数据(用于离开待机状态)。该触发器的输出S44由单元3处理，单元3具有通过块42激活电源复位(再激活)的输出。一旦块42重启，内核2再次被激活。电路3的功能是中断触发器44的输出信号，从而避免激活电路42的复位而引起触发器的复位(块42的输出和触发器的复位输入之间的连接46)。触发器44的数量取决于微控制器1的可能唤醒输入5的数量。在实践中，单元3仅仅根据电源的状态中断复位信号。换句话说，如果电源是激活的，电路3不改变复位信号，而是延迟唤醒。图3是单元3的实施例的简化方框图。根据该实施例，单元3包括用于检测微控制器的电源电压Vdd的块32(供电监控)，由此检测电源功能42是否是激活的。作为特定实施例，检测器32包括由施加到微控制器的电压Vdd供电的逻辑反相器322(导轨Vdd和GND)，并且具有连接到电阻器324和二极管326的联接点的输入。电阻324的值设定反相器322的开关阈值。在被施加到AND型逻辑门36的第一输入之前，检测的结果S32通过计时器34(计时器)。门36的第二输入接收触发器44的输出信号S44。在多个输入5以及由此多个触发器44的情况下，每个触发器与逻辑门(在所示实例中，第二门36’)相关联，该逻辑门具有接收计时器34的输出的第一输入和接收相关触发器的输出(例如44’)的第二输入。在实践中，电路42还包括监控电源Vdd的功能。但是，该功能对于意味着严重功耗的微控制器的操作应该是准确的。如图3所示，由具有作为唯一功能隐蔽启动控制信号的状态的单元3所执行的检测不需要这种准确，而是可以非常简单(并且具有低功耗)，该启动控制信号的状态在极低电压或者在供电初始时可能是未确定的。图4A、图4B和图4C以时序图示出了图3的电路的操作。图4A示出了唤醒时的电压Vdd的变化的实例。图4B示出了信号S32的对应形状。图4C示出了门36的输出信号S36的对应形状。假设其中电压Vdd为零、也就是电源停止(微控制器处于待机)的初始状态。在时刻t1，在系统唤醒(信号5的切换，图2)的影响下，电压Vdd开始增加。当电压Vdd达到(时刻t2)由电阻器324和二极管326设定的阈值时，反相器322的输出S32复制电压Vdd的值。由电路34设定的延迟T导致在接下来的时刻t3，门36的输出S36切换至高状态。实际上，由于信号5被切换，触发器44的输出位于高状态。选择延迟T使得电压Vdd的电平在时刻T结束时高于电路42的复位输入的触发阈值。由此，在延迟T结束时，当信号由电路34输出时，电压Vdd足够用于电路42立刻被激活。由此，微控制器电源管理电路42的启动正确地发生。一旦电压被电路42恢复，触发器44就被复位(图2)，并且由本文档来自技高网...

【技术保护点】
一种微控制器(1)，包括：内核(2)；用于管理所述内核的电源的单元(4)，包括用于接收外部信号(5)的至少一个输入，所述外部信号(5)用于离开待机模式；以及用于拦截所述外部信号并将其以一延迟传送至所述管理单元的单元(3)。

【技术特征摘要】
2015.11.20 FR 15612021.一种微控制器(1)，包括：内核(2)；用于管理所述内核的电源的单元(4)，包括用于接收外部信号(5)的至少一个输入，所述外部信号(5)用于离开待机模式；以及用于拦截所述外部信号并将其以一延迟传送至所述管理单元的单元(3)。2.根据权利要求1所述的微控制器，其中每个管理单元(4)包括用于存储所述...

【专利技术属性】
技术研发人员：N·弗洛伊德瓦奥克斯，JM·格里尔马弗瑞，JP·勒卡，
申请(专利权)人：意法半导体鲁塞公司，
类型：发明
国别省市：法国,FR