分析辅助编码制造技术

视频分析可用于通过选择性地只对帧的部分编码以及替代地使用先前被编码的部分来辅助视频编码。当后续帧具有小于阈值的运动水平时，可使用先前被编码的部分。在这种情况下，在一些实施例中，所有的或部分的后续帧可以不被编码，增加了带宽和速度。

Analysis aided coding

Video analysis can be used to assist video encoding by selectively encoding only portions of frames and replacing portions previously encoded. When a subsequent frame has a movement level smaller than the threshold, a previously encoded part may be used. In this case, in some embodiments, all or part of the subsequent frames can not be encoded, increasing bandwidth and speed.

【技术实现步骤摘要】
分析辅助编码本申请是申请日为2011年09月06日并且申请号为201180073281.8的同名中国专利申请的分案申请。
本专利技术一般涉及计算机，更具体地涉及视频处理技术。
技术介绍
存在许多这样的应用：在其中视频必须被处理和/或被存储。一个例子是视频监视，其中为了安全或其它目的，一个或多个视频馈送可被接收、被分析以及被处理。另一常见应用是用于视频会议。通常，通用处理器(例如，中央处理单元)用于视频处理。在一些情况下，称作图形处理器的专用处理器可协助中央处理单元。视频分析涉及获得有关视频信息内容的信息。例如，视频处理可包括内容分析，其中内容视频被分析以便检测某些事件或出现或找出感兴趣的信息。通常，结合视频处理使用的存储器是线性存储器。通过线性存储器，意图参考常用存储器的特性，其中存储器被分解成列和行。在列或行相交处的个体地址可按照被称为点寻址的方式被寻址。此外，可通过提供初始地址以及被寻址的存储器存储单元的范围的分界符而对沿着一行或可能甚至一列的线性寻址部分进行寻址。因此，通常，当寻址存储器时，仅沿着单一寻址线(可以是行也可以是列)的一个或多个存储单元可在任何给定的时间或在一个存储器存取操作中被寻址。附图说明图1是根据本专利技术一个实施例的系统体系结构；图2是根据一个实施例的对图1所示的视频分析引擎的电路描绘；图3是根据本专利技术一个实施例的用于视频捕捉的流程图；图4是根据一个实施例的用于二维矩阵存储器的流程图；以及图5是根据一个实施例的用于分析辅助编码的流程图。具体实施方式根据一些实施例，取代仅使用线性寻址，还可以提供二维矩阵寻址。在二维或矩阵寻址中，可指定在存储器中的点存储单元并且可以提供矩阵大小。该大小可被指定为用于被寻址的存储器矩阵的维度，或通过提供被寻址区域的行和列方向中的范围而被指定。因而，可对存储器的二维块或矩阵进行存取，以供在某一时间的读取或写入。在一些实施例中，因为寻址可以被有效地自动化，因而在某一时间存取二维存储单元的矩阵的能力可促进存储器存取操作。在一些实施例中，仅第一地址可能是所需要的，并且其余地址可被自动产生。此外，在一些实施例中，可减少一些传送的带宽。在涉及视频分析的实施例中，可使用视频分析辅助编码。任何所给定的一个或多个帧的编码部分是利用视频分析技术基于逐个情况而被确定的。尤其是，视频分析可用于判断一个或多个帧的一个或多个区域中的运动量。基于该信息，对于整个帧可以进行或不进行编码，或者对于展示超出给定阈值的运动的一个或多个区域外面的帧的区域可以进行或不进行编码。再次，在一些实施例中，速度和带宽可以被改进。虽然给出了使用视频分析的实施例的例子，但在一些实施例中，视频分析仅是选择性的且可以使用或可以不使用。参照图1，计算机系统10可以是任意种类的计算机系统，包括，如视频监视和视频会议应用的那些使用视频分析的计算机系统，以及不使用视频分析的实施例。对于提及的一些例子，系统10可以是桌上型计算机、服务器、膝上型计算机、移动互联网设备或蜂窝电话。系统10可具有一个或多个主机中央处理单元12，其被耦合到系统总线14。系统存储器22可耦合到系统总线14。虽然提供了主机系统体系结构的例子，但本专利技术不受限于任何特定的系统体系结构。系统总线14可耦合到总线接口16，接着，耦合到常用的总线18。在一个实施例中，可使用外围部件互连快速(PCIe)总线，但是本专利技术不限于任何特定的总线。视频分析引擎20可经由总线18耦合到主机。在一个实施例中，视频分析引擎可以是提供编码和视频分析的单个集成电路。在一个实施例中，集成电路可使用嵌入式动态随机存取存储器(EDRAM)技术。但是，在一些实施例中，可省略编码或视频分析。此外，在一些实施例中，引擎20可以包括控制板上集成的二维矩阵存储器的存储器控制器，以及提供与外部存储器的通信。因此，在图1所示的实施例中，视频分析引擎20与本地动态随机存取存储器(DRAM)19进行通信。具体地，视频分析引擎20可包括用于存取存储器19的存储器控制器。可替换地，引擎20可使用系统存储器22并且可包括到系统存储器的直接连接。一个或多个摄像机24也可耦合到视频分析引擎20。在一些实施例中，多达四个同步视频输入可以以标准清晰度格式被接收。在一些实施例中，可以在三个输入处提供一个高度清晰度输入，并且在第四个输入处提供一个标准清晰度。在其他实施例中，可提供更多或更少的清晰度输入，并且可提供更多或更少的标准清晰度输入。如一个例子，三个输入中的每一个可各自在分离的10位输入线上接收10位的高清晰度输入数据，例如，R、G和B输入或者Y、U和V输入。在页面顶部具有四个摄像机信道输入的实施例中阐释了图2所示的视频分析引擎20的一个实施例。四个输入可通过视频捕捉接口26接收。在提及一些例子中，视频捕捉接口26可接收以摄像机输入或其它视频信息(包括电视、数字视频记录器、或媒体播放器输入)形式的多个同步视频输入。视频捕捉接口自动捕捉并复制每个输入帧。输入帧的一个副本被提供到VAFF单元66，并且其它副本被提供到VEFF单元68。VEFF单元68负责将视频存储在外部存储器上，例如图1所示的存储器22。在一个实施例中，外部存储器可耦合到片上系统存储器控制器/仲裁器50。在一些实施例中，外部存储器上的存储可用于视频编码的目的。具体而言，如果一个副本被存储在外部存储器上，那么其可通过视频编码器32被存取以用于对所述信息以期望的格式进行编码。在一些实施例中，多个格式是可用的，且系统可选择最期望的特定编码格式。如上所述，在一些情况中，可使用视频分析以改进由视频编码器32实施的编码处理的效率。一旦帧被编码，那么它们可经由PCI快速总线36被提供到主机系统。同时，输入视频帧的其他副本被存储在二维矩阵或主存储器28上。VAFF可同时处理并传输所有的四个输入视频信道。VAFF可包括四个复制单元以处理并传输视频。对于存储器28的视频传输可使用多路复用。在一些实施例中，由于视频往返时间的固有延迟，所以多个信道的传送可实时完成。在主存储器上的存储可选择性地被非线性地或线性地实施。通常，线性寻址相交寻址线上的一个或多个存储单元被指定以存取存储器存储单元。在一些情况下，可指定寻址线(例如，字或位线)并且可指示沿着该字或位线的范围，因而可对寻址存储器线的一部分以自动化形式进行依次存储。相反地，在二维或非线性寻址中，行和列线两者都可在一个操作中被存取。该操作可指定在存储器矩阵内的初始点，例如，在两条寻址线(例如，行或者列线)的相交处。接着，提供存储器大小或其它分界符以指示该矩阵在两个维度上的范围，例如，沿着行和列线。一旦初始点被指定，可通过可寻址存储单元的自增而自动地存储整个矩阵。换句话说，其不必要返回到主机或其它装置以确定用于存储存储器矩阵的初始点之后的后续部分的地址。二维存储器卸载产生地址的任务或大体上整个地消除它。因而，在一些实施例中，所需的带宽和存取时间两者都可被降低。基本上，相同的操作可被相反地进行以读取二维存储器矩阵。可替换地，二维存储器矩阵也可使用常见的线性寻址而被存取。虽然给出了其中存储器矩阵的大小被指定的例子，但也可提供其它分界符，包括两个维度上的每个的范围(即，沿着字和位线)。二维存储器有利于静态与移动图像、本文档来自技高网...

【技术保护点】
一种装置，包括：处理器，用于识别第一帧的与在运动阈值之上的运动量相关联的第一部分；编码器，用于排除所述第一帧的第二部分而对所述第一部分进行编码；以及对于具有在另一运动阈值之下的运动的帧部分，所述编码器在随后帧中再使用先前帧的编码部分。

【技术特征摘要】
1.一种装置，包括：处理器，用于识别第一帧的与在运动阈值之上的运动量相关联的第一部分；编码器，用于排除所述第一帧的第二部分而对所述第一部分进行编码；以及对于具有在另一运动阈值之下的运动的帧部分，所述编码器在随后帧中再使用先前帧的编码部分。2.根据权利要求1所述的装置，其中所述第一部分是感兴趣的区域。3.根据权利要求2所述的装置，其中所述感兴趣的区域是图像数据。4.根据权利要求3所述的装置，其中所述感兴趣的区域少于帧的全部。5.根据权利要求4所述的装置，其中所述帧的所述第二部分是所述第一帧的剩余部分。6.根据权利要求1所述的装置，其中所述先前帧是在所述随后帧之前的帧。7.根据权利要求1所述的装置，包括检测部件，用于分析帧以识别具有在阈值之上的运动的部分。8.一种编码器，包括：处理装置，用于识别第一帧的与在运动阈值之上的运动量相关联的第一部分，排除所述第一帧的第二部分而对所述第一部分进行编码，并且对于具有在另一运动阈值之下的运动的帧部分，在随后帧中再使用先前帧的编码部分；以及存储装置，耦合到所述处理装置。9.根据权利要求8所述的编码器，其中所述第一部分是感兴趣的区域。10.根据权利要求9所述的编码器，其中所述感兴趣的区域是图像数据。11.根据权利要求10所述的编...

【专利技术属性】
技术研发人员：J·罗德里格斯，A·米什拉，N·多德阿普内尼，
申请(专利权)人：英特尔公司，
类型：发明
国别省市：美国,US