一种增量式正余弦编码器信号的预处理电路制造技术

本发明专利技术公开了一种增量式正余弦编码器信号的预处理电路。预处理电路输出带有安全和冗余功能的预处理信号。两个比例放大差分整形电路分别对正弦增量信号A+和A‑、余弦增量信号B+和B‑，进行差分整形、比例放大生成一对相位相差90°的Asinα、Bcosα，再由加法器、减法器、反相器做相应模拟量加法运算输出Asin(α+45°)和－Bcos(α+45°)。两个比较器将Asinα和Bcosα转换为相应方波信号，并分别进行交叉冗余。最后一个比例放大差分整形电路配合最后一个比较器将一对参考点增量信号R+和R‑转换为参考点R方波信号。预处理信号的每一帧包括以上九个信号。

【技术实现步骤摘要】
一种增量式正余弦编码器信号的预处理电路
本专利技术涉及一种预处理电路，尤其涉及一种增量式正余弦编码器信号的预处理电路。
技术介绍
信号预处理是对各种类型的电信号进行前期处理，是按各种预期的目的及要求进行加工过程的统称，就是要把记录在某种媒体上的信号进行处理，以便抽取出有用信息的过程，它是对信号进行提取、变换、分析、综合等处理过程的统称。增量式正余弦编码器在进行粗位置计数或精位置插值的之前，必须对编码器的原始信号进行预处理。一方面，预处理电路为后续DSP(数字信号处理器)中的粗位置计数单元(粗位置计数，即先对方波信号进行4倍频，然后计算电机转子的实时位置)提供理想的方波信号源；另一方面，预处理电路为后续DSP中的精确位置插值单元提供理想的模拟信号源。所谓的精确位置插值，即对模拟信号的一个周期进行时间分割，分割成若干个相等的信号段，本来模拟信号的一个周期只会产生一个触发脉冲，现在经过插值分成若干个相等的信号段后就会产若干个触发脉冲。提高了计数系统的分辨率。例如，某型增量式正余弦编码器的线数是2048(每转产生2048个信号周期)，经4倍频后其物理分辨率＝模拟信号一个周期/4＝360*3600/(2048*4)＝158.203125弧度秒，这个数值就是DSP中粗位置计数单元对电机转子进行位置计数的分辨率。传统的对编码器的方波信号处理方法及电路因为无法突破4倍频这个概念(更多的倍频将使得位置信号失真)，因此无法获得更高的转子位置计数系统分辨率。
技术实现思路
为了解决上述技术问题，本专利技术提出了一种增量式正余弦编码器信号的预处理电路，其输出带有安全和冗余功能的预处理信号。本专利技术的解决方案是：一种增量式正余弦编码器信号的预处理电路，其包括加法器、减法器、反相器、三个比例放大差分整形电路、三个比较器；该预处理电路用于输出带有安全和冗余功能的预处理信号，该预处理信号的每一帧包括以下信号：Asinα：比例放大差分整形电路一对增量式正余弦编码器输出的一对正弦增量信号A+和A-，进行差分整形、比例放大，生成A相正弦信号Asinα；Bcosα：比例放大差分整形电路二对增量式正余弦编码器输出的一对余弦增量信号B+和B-，进行差分整形、比例放大，生成B相余弦信号Bcosα；其中，A相正弦信号Asinα和B相余弦信号Bcosα的相位相差90°；Asin(α+45°)：加法器对A相正弦信号Asinα加上B相余弦信号Bcosα做模拟量加法运算形成信号再乘以系数得到相对A相正弦信号Asinα移相45°的A相45°移相信号Asin(α+45°)；－Bcos(α+45°)：减法器对B相余弦信号Bcosα减去A相正弦信号Asinα做模拟量减法运算形成信号再乘以系数得到相对B相余弦信号Bcosα移相45°的B相45°移相信号Bcos(α+45°)，再经由反相器反转，生成反转信号－Bcos(α+45°)；S_A_1：比较器一将A相正弦信号Asinα转换为A相方波信号S_A_1；S_A_2：S_A_1进行交差冗余生成A相方波冗余信号S_A_2；S_B_1：比较器二将B相余弦信号Bcosα转换为B相方波信号S_B_1；S_B_2：S_B_1进行交差冗余生成B相方波冗余信号S_B_2；S_R：比例放大差分整形电路三对增量式正余弦编码器输出的一对参考点增量信号R+和R-，进行差分整形、比例放大后再由比较器三转换为参考点R方波信号S_R。作为上述方案的进一步改进，每个比例放大差分整形电路包括对输入信号实现差分整形的差分整形电路和实现比例放大的比例放大电路。作为上述方案的进一步改进，每个比例放大差分整形电路包括电阻R1～R6、电阻R20、电容C1～C5、电容C7、运算放大器U1～U3；正弦增量信号A+输入运算放大器U1的同相端，正弦增量信号A－输入运算放大器U2的同相端，运算放大器U1、U2的两个同相端之间串联电阻R1，且运算放大器U1、U2的两个同相端分别并联电容C1、C2，搭建一阶RC滤波，运算放大器U1、U2的两个反相端分别连接各自的输出端，形成负反馈；运算放大器U1的输出端经由电阻R2连接运算放大器U3的同相端，运算放大器U2的输出端经由电阻R3连接运算放大器U3的反相端，运算放大器U3的同相端还经由电容C4、C3接地，电阻R4并联在电容C4上，电容C4、C3之间接入电源；运算放大器U3反相端经由电容C5连接运算放大器U3的输出端，电阻R5并联在电容C5上，电容C7的一端连接在电阻R6和电阻20之间，电容C7的另一端接地；运算放大器U3的输出端还经由电阻R6、电阻R20作为比例放大差分整形电路的输出端。作为上述方案的进一步改进，该比较器一的同相端接收A相正弦信号Asinα，该比较器一的反相端一方面接电源，用作偏置电压，另一方面经由一个电容C6接地，该比较器一的输出端输出A相方波信号S_A_1。作为上述方案的进一步改进，该比较器二的同相端接收B相余弦信号Bcosα，该比较器二的反相端一方面接电源，用作偏置电压，另一方面经由一个电容接地，该比较器二的输出端输出B相方波信号S_B_1。作为上述方案的进一步改进，该比例放大差分整形电路三的输出端连接该比较器三的同相端，该比较器三的反相端一方面接电源，用作偏置电压，另一方面经由一个电容接地，该比较器三的输出端输出参考点R矩形波信号S_R。作为上述方案的进一步改进，该加法器包括电阻R7～R11、运算放大器U5；A相正弦信号Asinα、B相余弦信号Bcosα分别经由电阻R7、电阻R8连接运算放大器U5的同相端，运算放大器U5的反相端经由电阻R10接地，电阻R9的两端分别连接运算放大器U5的反相端和输出端，运算放大器U5的输出端经由电阻R11输出A相45°移相信号Asin(α+45°)。作为上述方案的进一步改进，该减法器包括电阻R12～R16、运算放大器U6；A相正弦信号Asinα经由电阻R12连接运算放大器U6的反相端，B相余弦信号Bcosα经由电阻R13连接运算放大器U6的同相端，运算放大器U6的同相端经由电阻R14接地，电阻R15的两端分别连接运算放大器U6的反相端和输出端，运算放大器U6的输出端经由电阻R16输出信号作为上述方案的进一步改进，该反相器包括电阻R17～R19、运算放大器U7；信号输入运算放大器U7的反相端，运算放大器U7的同相端经由电阻R17接地，电阻R18的两端分别连接运算放大器U7的反相端和输出端，运算放大器U7的输出端经由电阻R19输出反转信号－Bcos(α+45°)。作为上述方案的进一步改进，正弦增量信号A+和A-、余弦增量信号B+和B-、参考点增量信号R+和R-都是以差分信号方式进行传输。在本专利技术中，通过对增量式正余弦编码器信号预处理而输出的多功能信号，为下游DSP处理提供了多种选择，能够满足不同用户不同程度的需求。本专利技术涉及到的预处理电路可在FPGA中用硬件描述语言把本专利技术的电路设计为IPcore，甚至还可设计制造成为一个标准的ASIC芯片，本专利技术是本领域在提升国家装备制造业的基础研究，尤其是对提高交流伺服永磁同步电机等执行部件的转子实时位置精度，作出了最大贡献。附图说明图1是增量式正余弦编码器信号的预处理电路的电路结构图。图2是图1中比例放大差分整形电路一和比较器一的电性接连本文档来自技高网...

【技术保护点】
一种增量式正余弦编码器信号的预处理电路，其特征在于：其包括加法器、减法器、反相器、三个比例放大差分整形电路、三个比较器；该预处理电路用于输出带有安全和冗余功能的预处理信号，该预处理信号的每一帧包括以下信号：Asinα：比例放大差分整形电路一对增量式正余弦编码器输出的一对正弦增量信号A+和A‑，进行差分整形、比例放大，生成A相正弦信号Asinα；Bcosα：比例放大差分整形电路二对增量式正余弦编码器输出的一对余弦增量信号B+和B‑，进行差分整形、比例放大，生成B相余弦信号Bcosα；其中，A相正弦信号Asinα和B相余弦信号Bcosα的相位相差90°；Asin(α+45°)：加法器对A相正弦信号Asinα加上B相余弦信号Bcosα做模拟量加法运算形成信号

【技术特征摘要】
1.一种增量式正余弦编码器信号的预处理电路，其特征在于：其包括加法器、减法器、反相器、三个比例放大差分整形电路、三个比较器；该预处理电路用于输出带有安全和冗余功能的预处理信号，该预处理信号的每一帧包括以下信号：Asinα：比例放大差分整形电路一对增量式正余弦编码器输出的一对正弦增量信号A+和A-，进行差分整形、比例放大，生成A相正弦信号Asinα；Bcosα：比例放大差分整形电路二对增量式正余弦编码器输出的一对余弦增量信号B+和B-，进行差分整形、比例放大，生成B相余弦信号Bcosα；其中，A相正弦信号Asinα和B相余弦信号Bcosα的相位相差90°；Asin(α+45°)：加法器对A相正弦信号Asinα加上B相余弦信号Bcosα做模拟量加法运算形成信号再乘以系数得到相对A相正弦信号Asinα移相45°的A相45°移相信号Asin(α+45°)；－Bcos(α+45°)：减法器对B相余弦信号Bcosα减去A相正弦信号Asinα做模拟量减法运算形成信号再乘以系数得到相对B相余弦信号Bcosα移相45°的B相45°移相信号Bcos(α+45°)，再经由反相器反转，生成反转信号－Bcos(α+45°)；S_A_1：比较器一将A相正弦信号Asinα转换为A相方波信号S_A_1；S_A_2：S_A_1进行交叉冗余生成A相方波冗余信号S_A_2；S_B_1：比较器二将B相余弦信号Bcosα转换为B相方波信号S_B_1；S_B_2：S_B_1进行交叉冗余生成B相方波冗余信号S_B_2；S_R：比例放大差分整形电路三对增量式正余弦编码器输出的一对参考点增量信号R+和R-，进行差分整形、比例放大后再由比较器三转换为参考点R方波信号S_R。2.如权利要求1所述的增量式正余弦编码器信号的预处理电路，其特征在于：每个比例放大差分整形电路包括对输入信号实现差分整形的差分整形电路和实现比例放大的比例放大电路。3.如权利要求1所述的增量式正余弦编码器信号的预处理电路，其特征在于：每个比例放大差分整形电路包括电阻R1～R6、电阻R20、电容C1～C5、电容C7、运算放大器U1～U3；正弦增量信号A+输入运算放大器U1的同相端，正弦增量信号A－输入运算放大器U2的同相端，运算放大器U1、U2的两个同相端之间串联电阻R1，且运算放大器U1、U2的两个同相端分别并联电容C1、C2，搭建一阶RC滤波，运算放大器U1、U2的两个反相端分别连接各自的输出端，形成负反馈；运算放大器U1的输出端经由电阻R2连接运算放大器U3的同相端，运算放大器U2的输出端经由电阻R3连接运算放大器U3的反相端，运算放大器U3的同相端还经由电容C4、C3接地，电阻R4并联在电容C4...

【专利技术属性】
技术研发人员：文长明，裴世聪，韩林，秦丹丹，文可，黄雍闶，刘正瑞，
申请(专利权)人：中工科安科技有限公司，文长明，文可，
类型：发明
国别省市：安徽,34