一种利用反熔丝实现加密保护的电路制造技术

本发明专利技术涉及一种利用反熔丝实现加密保护的电路，包括顺序连接的反熔丝、使能控制电路和状态机输入端口逻辑电路；使能控制电路：用于当反熔丝编程后，改变输出的使能控制信号控制状态机输入端口逻辑电路；状态机输入端口逻辑电路，用于根据使能控制信号输出TMS测试端口的数据反相位至状态机电路，实现加密。本发明专利技术可以实现对内部状态的测试，电路设计定型、功能固化后，通过烧录该反熔丝编程点，使得通过状态机对内部逻辑电路的测试失效。

Circuit for implementing encryption protection by using reverse fuse

The invention relates to a method for using anti fuse circuit realization of encryption protection, including sequentially connected antifuse enable control circuit and state machine input logic circuit; enable control circuit: used when the anti fuse programming, change the output enable control signal to control the input port state machine logic circuit; state machine input port according to the logic circuit, the control signal output port of the TMS test data of anti phase to the state machine to achieve encryption circuit. The invention can realize the test of the internal state, after the design of the circuit is designed and the function is solidified, the test of the internal logic circuit is failed by the state machine by burning the counter fuse programming point.

【技术实现步骤摘要】
一种利用反熔丝实现加密保护的电路
本专利技术涉及一种利用反熔丝实现电路的加密保护电路。更具体的说，是一种使用反熔丝编程点控制电路内部状态机的状态，实现对内部电路逻辑的加密保护作用的电路。
技术介绍
现在集成电路的发展方向是器件特征尺寸越来越小，集成度越来越高，电路设计难度越来越大，电路设计中增加可测性方面考虑，这样可能降低电路自身保护的能力。电路设计过程中需要留有充分的测试手段，以便于设计过程中的故障定位，同时，设计定型后还需要对电路采取有效的保护手段，这方面已经成为集成电路设计必须考虑的问题。目前，对于一些大规模集成电路，尤其是可编程门阵列电路，多采用软件平台和硬件芯片协作的运行方式，有一定的电路保护作用，但运行成本较大。反熔丝器件由于其一次性编程特性，越来越多的应用于电路的加密保护设计中。
技术实现思路
本专利技术提供了一种利用反熔丝编程点实现电路设计加密保护的作用，以克服上述缺陷。本专利技术为实现上述目的所采用的技术方案是：一种利用反熔丝实现加密保护的电路，包括顺序连接的反熔丝、使能控制电路和状态机输入端口逻辑电路；使能控制电路：用于当反熔丝编程后，改变输出的使能控制信号控制状态机输入端口逻辑电路；状态机输入端口逻辑电路，用于根据使能控制信号输出TMS测试端口的数据反相位至状态机电路，实现加密。所述使能控制电路包括上拉结构，PMOS管P20，NMOS管N11，反相器INV20、INV21、INV22、INV23、INV24、INV25、INV27、INV28，与非门NAND10，或非门NOR20和反向输出锁存器LAT；N11的源极用于输入编程电压，还通过反熔丝接地，并连有上拉结构，栅极与电源连接，漏极与P20的漏极、INV20输入端连接；P20的源极与电源连接，栅极与INV20输出端连接；INV20输出端经依次连接的INV21、INV22、INV23与LAT的数据输入端连接；NAND10的两个输入端分别用于输入清零信号和状态机控制信号，输出端与LAT内CMOS传输门电路的PMOS栅控信号端CN连接，还经INV24与LAT内CMOS传输门电路的NMOS栅控信号端C连接；LAT的输出端经INV25与NOR20的第一输入端连接，NOR20的第二输入端接地，输出端依次经INV27、INV28输出使能控制信号至状态机输入端口逻辑电路。所述上拉结构包括PMOS管P10和NMOS管N10；P10的栅极接地，源极与电源连接，漏极与N10的漏极连接；N10的栅极与电源连接，源极与N11的源极连接。所述状态机输入端口逻辑电路包括电压转换电路，PMOS管P11、P12、P13，NMOS管N12，反相器INV29、INV31、INV32、INV33、INV34，传输门GATE1、GATE2；INV29的输入端用于输入使能控制电路的使能控制信号，输出端与电压转换电路的输入端连接；电压转换电路的输出端与P13的栅极连接；INV31输入端接地，输出端与N12的栅极、P11的栅极连接；N12的源极接地，漏极与P11的漏极、P12的栅极连接；P11的源极与电源连接，衬底与P12的漏极、衬底连接；P12的源极与电源连接，漏极与P13的源极、衬底连接，P13的漏极通过电阻与TMS测试端口连接；TMS测试端口通过IOB输入模块电路与INV32的输入端连接，INV32的输出端与GATE1的输入端连接，GATE1的输出端依次经INV33、INV34后输出数据反相位至状态机电路；GATE2的输入端与INV32的输入端连接，GATE2输出端与GATE1的输出端连接；GATE1和GATE2均是由PMOS和NMOS构成的CMOS传输门；GATE1的PMOS栅端与GATE2的NMOS栅端、INV29的输入端连接，GATE1的NMOS栅端与GATE2的PMOS栅端、INV29的输出端连接，由GATE1和GATE2构成一个二选一电路。所述IOB输入模块电路包括PMOS管P16、P17、P18、P19，NMOS管N15、N16；P17的栅极、P19的栅极和N16的栅极均与TMS测试端口连接；P17的漏极与N15的漏极、P19的漏极、N16的漏极、INV32的输入端连接；P17的源极与P16的漏极连接；P16的源极与电源连接，栅极接地；N15的栅极、源极接地；P19的源极与P18的漏极连接，P18的源极与电源连接，栅极接地；N16的源极接地。本专利技术具有以下有益效果及优点：1.本专利技术可以实现对内部状态的测试，电路设计定型、功能固化后，通过烧录该反熔丝编程点，使得通过状态机对内部逻辑电路的测试失效。2.该结构还可以灵活应用，对集成电路设计、测试带来便利的情况下，对电路自身的保护起到很大作用。3.本电路采用反熔丝编程点，应用于对加固、保密电路的应用。本电路结构同样适用于熔丝电路、flash电路等具有开关特性的器件电路的加密保护。附图说明图1是本专利技术利用反熔丝实现电路的加密保护结构框图；图2是反熔丝编程点和使能控制电路原理图；图3是状态机输入端口逻辑电路原理图。具体实施方式下面结合附图及实施例对本专利技术做进一步的详细说明。如图1所示，本专利技术由反熔丝编程点、状态机输入端口电路逻辑IOB_TMS和控制IOB_TMS输出的使能控制逻辑三部分组成。反熔丝编程点未烧通的情况下，使能控制逻辑部分输出的信号，控制着状态机输入端口提供的信号直接通过门电路同向进入到电路内部，连接状态机逻辑。反熔丝编程点烧通的情况下，状态机输入端口提供的信号则反向进入到电路内部，造成状态机出现异常，此条件下电路的测试功能受限，实现电路设计的加密保护。所以，在集成电路设计、测试过程中，保留这样的反熔丝编程点，可以实现对内部状态的测试，电路设计定型、功能固化后，通过烧录该反熔丝编程点，使得通过状态机对内部逻辑电路的测试失效。该结构还可以灵活应用，相信对集成电路设计、测试带来便利的情况下，对电路自身的保护起到很大作用。一种含有反熔丝编程点和使能控制电路、状态机输入端口逻辑电路的加密保护电路，包含锁存器、电阻、PMOS、NMOS及基本门电路，例如倒相器INV、二输入与非门。反熔丝编程点的烧录与否，控制着使能控制电路输出信号的状态。状态机输入端口逻辑电路，该逻辑属于电路接口模块，包含上拉电阻和基础门电路，带有输出使能控制端口110，控制着该模块输出端的状态，该输出信号作为状态机的输入信号。输出使能信号受反熔丝编程点状态影响，反熔丝编程点烧录后，该模块输出信号取反，影响状态机所处状态，使得电路外部通过状态机实现的测试功能出现异常，对内部逻辑起到保护作用。反熔丝编程点和使能控制电路图示于图2。其中ANTIFUSE是反熔丝编程点，N10、N11是NMOS器件，P10、P20是PMOS器件，INV20、INV21、INV22、INV23、INV24、INV25、INV27、INV28是反向器，NAND10是二输入与非门，NOR20是二输入或非门，LAT16是反向输出锁存器。100是输入信号，110是电路输出的使能控制信号。具体器件的连接关系是：P10的栅接零电位，源端接1.8v电源，漏端连接N10的漏端，N10的栅接1.8v电源，由P10和N10组成弱上拉结构，N10的源端连接在100输入信号线网上，该线网同时连接N11本文档来自技高网...

【技术保护点】
一种利用反熔丝实现加密保护的电路，其特征在于包括顺序连接的反熔丝、使能控制电路和状态机输入端口逻辑电路；使能控制电路：用于当反熔丝编程后，改变输出的使能控制信号控制状态机输入端口逻辑电路；状态机输入端口逻辑电路，用于根据使能控制信号输出TMS测试端口的数据反相位至状态机电路，实现加密。

【技术特征摘要】
1.一种利用反熔丝实现加密保护的电路，其特征在于包括顺序连接的反熔丝、使能控制电路和状态机输入端口逻辑电路；使能控制电路：用于当反熔丝编程后，改变输出的使能控制信号控制状态机输入端口逻辑电路；状态机输入端口逻辑电路，用于根据使能控制信号输出TMS测试端口的数据反相位至状态机电路，实现加密。2.根据权利要求1所述的一种利用反熔丝实现加密保护的电路，其特征在于所述使能控制电路包括上拉结构，PMOS管P20，NMOS管N11，反相器INV20、INV21、INV22、INV23、INV24、INV25、INV27、INV28，与非门NAND10，或非门NOR20和反向输出锁存器LAT；N11的源极用于输入编程电压，还通过反熔丝接地，并连有上拉结构，栅极与电源连接，漏极与P20的漏极、INV20输入端连接；P20的源极与电源连接，栅极与INV20输出端连接；INV20输出端经依次连接的INV21、INV22、INV23与LAT的数据输入端连接；NAND10的两个输入端分别用于输入清零信号和状态机控制信号，输出端与LAT内CMOS传输门电路的PMOS栅控信号端CN连接，还经INV24与LAT内CMOS传输门电路的NMOS栅控信号端C连接；LAT的输出端经INV25与NOR20的第一输入端连接，NOR20的第二输入端接地，输出端依次经INV27、INV28输出使能控制信号至状态机输入端口逻辑电路。3.根据权利要求1所述的一种利用反熔丝实现加密保护的电路，其特征在于所述上拉结构包括PMOS管P10和NMOS管N10；P10的栅极接地，源极与电源连接，漏极与N10的漏极连接；N10的栅极与电源连接，源极与N11的源极连接。4.根据权利要求1所述的一种利用反熔丝实现加密保护的电路，其特征在于所述状态机输入端口逻辑电路包括电压转换电路，PMO...

【专利技术属性】
技术研发人员：李瑞，杜海军，
申请(专利权)人：中国电子科技集团公司第四十七研究所，
类型：发明
国别省市：辽宁,21