一种片上系统总线行为检测方法和装置制造方法及图纸

本发明专利技术实施例公开了一种片上系统(SoC)总线行为检测方法，包括：接收SoC总线信号，所述SoC总线信号包括SoC高级可扩展接口(AXI)总线信号；基于接收的AXI总线信号进行至少以下一种操作：抓取AXI总线的通道数据、对进行AXI总线数据传输时总线传输参数进行至少一次统计；所抓取的AXI总线的通道数据包括至少以下一种数据：所述AXI总线的写数据通道传输的数据、所述AXI总线的读数据通道传输的数据；每次统计的总线传输参数包括：对应的统计时间内总线传输的平均延时或所占有的平均带宽。本发明专利技术实施例还公开了一种SoC总线行为检测装置。

Method and device for detecting bus behavior of on chip system

The embodiment of the invention discloses a system on chip (SoC) includes bus behavior detection method, receiving the SoC bus signal, the SoC bus signal including SoC advanced extensible interface (AXI) bus signal; at least one of the following operations: Based on the AXI bus signal received at least once the statistics on the bus transmission the parameters of AXI bus data transmission channel data, catch the AXI bus; data channel grab AXI bus includes at least one of the following data: read data channel transmission of the AXI bus write data channel transmission data, the AXI bus data bus transmission parameters; including statistics: the average time the average delay of bus transmission bandwidth in the corresponding statistical time or possession. The embodiment of the invention also discloses a SoC bus behavior detecting device.

【技术实现步骤摘要】
一种片上系统总线行为检测方法和装置
本专利技术涉及片上系统(SystemonChip，SoC)领域，尤其涉及一种SoC总线行为检测方法和装置。
技术介绍
当前SoC芯片运行速度越来越快，其处理器的主频已经达到2GHz以上，因此单靠测试机台无法捕捉到瞬间信号，更不可能深入到芯片内部捕捉总线信号，这就需要一个监控模块嵌入到芯片内部实时捕捉总线信号。然而，现有的监控模块如SonicsMT和FlexNoC监控模块中，只能对高级可扩展接口(AdvancedeXtensibleInterface，AXI)总线的某些信号进行抓取，具体地说，现有的监控模块只能对AXI总线地址和命令进行抓取，而无法对AXI总线数据进行抓取；总之，现有的监控模块功能较为单一，无法满足对SoC芯片进行调试的多样化需求。
技术实现思路
为解决上述技术问题，本专利技术实施例期望提供一种SoC总线行为检测方法和装置，能够满足SoC总线调试的多样化需求。本专利技术的技术方案是这样实现的：本专利技术实施例提供了一种片上系统SoC总线行为检测方法，包括：接收SoC总线信号，所述SoC总线信号包括SoC高级可扩展接口AXI总线信号；基于接收的AXI总线信号进行至少以下一种操作：抓取AXI总线通道数据、对进行AXI总线数据传输时总线传输参数进行至少一次统计；所抓取的AXI总线通道数据包括至少以下一种数据：所述AXI总线写数据通道传输的数据、所述AXI总线读数据通道传输的数据；每次统计的总线传输参数包括：对应的统计时间内总线传输的平均延时或所占有的平均带宽。上述方案中，所述抓取AXI总线通道数据，包括：在AXI总线信号中写地址通道(Writeaddresschannel，AW)传输的信号满足预设的第一触发条件，或AXI总线信号中读地址通道(Readaddresschannel，AR)传输的信号满足预设的第二触发条件时，抓取AXI总线通道数据。上述方案中，所抓取的AXI总线通道数据为AXI总线信号中使能信号有效的各个通道的数据。上述方案中，所述方法还包括：设置K组寄存器，每组寄存器用于存储总线传输参数的一次统计结果，K为大于1的整数；在对AXI总线数据传输时总线传输参数进行统计时，在L组寄存器被写入统计结果时，读取所述L组寄存器中的统计结果，L为小于K的整数。上述方案中，进行AXI总线数据传输时每次统计的总线传输的平均延时的计算公式为：T＝total_delay/n其中，T表示对应一次统计的总线传输的平均延时，Total_delay表示对应的统计时间内各个Burst传输所耗费的时间之和，n表示对应的统计时间内所发生的Burst传输的个数；进行AXI总线数据传输时每次统计的总线传输所占有的平均带宽B的计算公式为：B＝total_byte/total_cycle其中，B表示对应的一次统计的总线传输所占有的平均带宽，total_byte表示对应的统计时间内各个Burst传输所传输的数据量的和，total_cycle表示对应的统计时间所经历的时钟周期数。上述方案中，所述方法还包括：接收AXI总线信号对应的时间戳信息。上述方案中，所述SoC总线信号还包括：AXI一致性扩展(AXICoherencyExtensions，ACE)总线信号；在接收SoC总线信号之后，所述方法还包括：基于接收的ACE总线信号抓取ACE总线通道数据。上述方案中，所述抓取ACE总线通道数据包括：在ACE总线信号AC通道传输的信号满足预设的第三触发条件时，抓取ACE总线通道数据。上述方案中，所抓取的ACE总线通道数据为ACE总线信号中使能信号有效的各个通道的数据。上述方案中，所述方法还包括：抓取ACE总线信号对应的时间戳信息。本专利技术实施例还提供了一种SoC总线行为检测装置，包括：接收模块和检测模块；其中，接收模块，用于接收SoC总线信号，所述SoC总线信号包括AXI总线信号；检测模块，用于基于接收的AXI总线信号进行至少以下一种操作：抓取AXI总线通道数据、对进行AXI总线数据传输时总线传输参数进行至少一次统计；所抓取的AXI总线通道数据包括至少以下一种数据：所述AXI总线写数据通道传输的数据、所述AXI总线读数据通道传输的数据；每次统计的总线传输参数包括：对应的统计时间内总线传输的平均延时或所占有的平均带宽。上述方案中，所述检测模块，具体用于在AXI总线信号中AW通道传输的信号满足预设的第一触发条件，或AXI总线信号中AR通道传输的信号满足预设的第二触发条件时，抓取AXI总线通道数据。上述方案中，所抓取的AXI总线通道数据为AXI总线信号中使能信号有效的各个通道的数据。上述方案中，所述检测模块还包括K组寄存器，每组寄存器用于存储总线传输参数的一次统计结果，K为大于1的整数；在对AXI总线数据传输时总线传输参数进行统计时，在L组寄存器被写入统计结果时，读取所述L组寄存器中的统计结果，L为小于K的整数。上述方案中，所述接收模块，还用于接收ACE总线信号；在接收SoC总线信号之后，所述方法还包括：基于接收的ACE总线信号抓取ACE总线通道数据。上述方案中，所述检测模块，具体用于在ACE总线信号AC通道传输的信号满足预设的第三触发条件时，抓取ACE总线通道数据。上述方案中，所抓取的ACE总线通道数据为ACE总线信号中使能信号有效的各个通道的数据。本专利技术实施例提供的一种SoC总线行为检测方法和装置，接收SoC总线信号，所述SoC总线信号包括AXI总线信号；基于接收的AXI总线信号进行至少以下一种操作：抓取AXI总线通道数据、对进行AXI总线数据传输时总线传输参数进行至少一次统计；所抓取的AXI总线通道数据包括至少以下一种数据：所述AXI总线写数据通道传输的数据、所述AXI总线读数据通道传输的数据；每次统计的总线传输参数包括：对应的统计时间内总线传输的平均延时或所占有的平均带宽。如此，本专利技术实施例支持对AXI总线数据的抓取和AXI总线数据的参数统计，能够满足SoC总线调试的多样化需求。附图说明图1为本专利技术SoC总线行为检测方法的第一实施例的流程图；图2为本专利技术SoC总线行为检测方法的第一实施例中抓取AXI总线通道数据的过程的示意图；图3为本专利技术SoC总线行为检测方法的第一实施例中统计一次总线传输参数的时序示意图；图4为本专利技术SoC总线行为检测方法的第一实施例中统计总线传输参数的过程的示意图；图5为本专利技术SoC总线行为检测方法的第一实施例中进行连续统计的时序示意图；图6为本专利技术SoC总线行为检测方法的第一实施例中抓取ACE总线通道数据的过程的示意图；图7为本专利技术SoC总线行为检测方法的第二实施例的应用场景的示意图；图8为本专利技术SoC总线行为检测方法的第二实施例中总线数据抓取的流程图；图9为本专利技术SoC总线行为检测方法的第二实施例中总线传输参数的统计的流程图；图10为本专利技术实施例SoC总线行为检测装置的第一组成结构示意图；图11为本专利技术实施例SoC总线行为检测装置的第二组成结构示意图。具体实施方式下面将结合本专利技术实施例中的附图，对本专利技术实施例中的技术方案进行清楚、完整地描述。图1为本专利技术SoC总线行为检测方法的第一实施例的流程图，如图1所示，该方法包括：步骤100：接收SoC总线信号，SoC总线信号包本文档来自技高网...

【技术保护点】
一种片上系统SoC总线行为检测方法，其特征在于，所述方法包括：接收SoC总线信号，所述SoC总线信号包括SoC高级可扩展接口AXI总线信号；基于接收的AXI总线信号进行至少以下一种操作：抓取AXI总线通道数据、对进行AXI总线数据传输时总线传输参数进行至少一次统计；所抓取的AXI总线通道数据包括至少以下一种数据：所述AXI总线写数据通道传输的数据、所述AXI总线读数据通道传输的数据；每次统计的总线传输参数包括：对应的统计时间内总线传输的平均延时或所占有的平均带宽。

【技术特征摘要】
1.一种片上系统SoC总线行为检测方法，其特征在于，所述方法包括：接收SoC总线信号，所述SoC总线信号包括SoC高级可扩展接口AXI总线信号；基于接收的AXI总线信号进行至少以下一种操作：抓取AXI总线通道数据、对进行AXI总线数据传输时总线传输参数进行至少一次统计；所抓取的AXI总线通道数据包括至少以下一种数据：所述AXI总线写数据通道传输的数据、所述AXI总线读数据通道传输的数据；每次统计的总线传输参数包括：对应的统计时间内总线传输的平均延时或所占有的平均带宽。2.根据权利要求1所述的方法，其特征在于，所述抓取AXI总线通道数据，包括：在AXI总线信号中AW通道传输的信号满足预设的第一触发条件，或AXI总线信号中AR通道传输的信号满足预设的第二触发条件时，抓取AXI总线通道数据。3.根据权利要求1或2所述的方法，其特征在于，所抓取的AXI总线通道数据为AXI总线信号中使能信号有效的各个通道的数据。4.根据权利要求1所述的方法，其特征在于，所述方法还包括：设置K组寄存器，每组寄存器用于存储总线传输参数的一次统计结果，K为大于1的整数；在对AXI总线数据传输时总线传输参数进行统计时，在L组寄存器被写入统计结果时，读取所述L组寄存器中的统计结果，L为小于K的整数。5.根据权利要求1或4所述的方法，其特征在于，进行AXI总线数据传输时每次统计的总线传输的平均延时的计算公式为：T＝total_delay/n其中，T表示对应一次统计的总线传输的平均延时，Total_delay表示对应的统计时间内各个Burst传输所耗费的时间之和，n表示对应的统计时间内所发生的Burst传输的个数；进行AXI总线数据传输时每次统计的总线传输所占有的平均带宽B的计算公式为：B＝total_byte/total_cycle其中，B表示对应的一次统计的总线传输所占有的平均带宽，total_byte表示对应的统计时间内各个Burst传输所传输的数据量的和，total_cycle表示对应的统计时间所经历的时钟周期数。6.根据权利要求1、2或4所述的方法，其特征在于，所述方法还包括：接收AXI总线信号对应的时间戳信息。7.根据权利要求1所述的方法，其特征在于，所述SoC总线信号还包括：AXI一致性扩展ACE总线信号；在接收SoC总线信号之后，所述方法还包括：基于接收的ACE总线...

【专利技术属性】
技术研发人员：段延亮，
申请(专利权)人：深圳市中兴微电子技术有限公司，
类型：发明
国别省市：广东,44