半导体区的生长中的化学机械抛光制造技术

公开了半导体区的生长中的化学机械抛光。一种方法包括执行第一平坦化步骤以去除半导体区位于隔离区上方的部分。第一平坦化步骤具有第一选择性，第一选择性是半导体区的第一去除速率与隔离区的第二去除速率的比值。在暴露隔离区之后，对隔离区和半导体区位于隔离区之间的一部分执行第二平坦化步骤。第二平坦化步骤具有低于第一选择性的第二选择性，第二选择性是半导体区的该部分的第三去除速率与隔离区的第四去除速率的比值。

Chemical mechanical polishing in the growth of a semiconductor region

Chemical mechanical polishing in the growth of a semiconductor region is disclosed. A method includes performing a first planarization step to remove portions of the semiconductor region above the isolation region. The first planarization step has a first selectivity, and the first selectivity is a ratio of the first removal rate of the semiconductor region to the second removal rate of the isolation region. After exposing the isolation region, a second planarization step is performed on a portion of the isolation region and the semiconductor region between the isolation regions. The second planarization step has a second selectivity below the first selectivity, and the second selectivity is a ratio of the third removal rate of the portion of the semiconductor region to the fourth removal rate of the isolation region.

【技术实现步骤摘要】
半导体区的生长中的化学机械抛光
本专利技术涉及半导体制造方法，具体而言，涉及半导体区的生长中的化学机械抛光。
技术介绍
金属氧化物半导体(MOS)晶体管的速度与MOS晶体管的驱动电流密切相关，该驱动电流进一步与电荷的迁移率密切相关。例如，当其沟道区中的电子迁移率较高时，NMOS晶体管具有较高的驱动电流，而当其沟道区中的空穴迁移率较高时，PMOS晶体管具有较高的驱动电流。由于III族和V族元素的化合物半导体材料(在下文中被称为III-V族化合物半导体)具有较高的电子迁移率，所以它们是用于形成晶体管的良好候选物。因此，已经开发了基于III-V族的晶体管。然而，由于难以得到大块的III-V族晶体，所以需要在其他衬底上生长III-V族化合物半导体膜。由于这些衬底具有不同于III-V族化合物半导体的晶格常数和热膨胀系数，因此在不同的衬底上生长III-V族化合物半导体膜面临诸多困难。已经使用各种方法来形成高质量的III-V族化合物半导体。例如，从浅沟槽隔离区之间的沟槽生长III-V族化合物半导体以减少穿透位错(threadingdislocation)的数量。从沟槽中形成III-V族化合物半导体通常包括外延生长，之后是化学机械抛光(CMP)以去除位于浅沟槽隔离区上方的多余的III-V族化合物半导体。然而，难以控制所得到的结构的轮廓。阶梯高度(stepheight)较高，阶梯高度是指浅沟槽隔离区的顶面和III-V族化合物半导体的顶端之间的高度差。而且，III-V族化合物半导体可能具有显著的凹陷效应。
技术实现思路
为了解决现有技术中存在的问题，根据本专利技术的一方面，提供了一种方法，包括：执行第一平坦化步骤以去除半导体区位于隔离区上方的部分，其中所述第一平坦化步骤具有第一选择性，所述第一选择性是所述半导体区的第一去除速率与所述隔离区的第二去除速率的比值；以及在暴露所述隔离区之后，对所述隔离区和所述半导体区位于所述隔离区之间的一部分执行第二平坦化步骤，其中所述第二平坦化步骤具有低于所述第一选择性的第二选择性，所述第二选择性是所述半导体区的这一部分的第三去除速率与所述隔离区的第四去除速率的比值。在所述的方法中，所述第一选择性和所述第二选择性的差值约大于2。在所述的方法中，所述第一平坦化步骤和所述第二平坦化步骤都包括化学机械抛光(CMP)。在所述的方法中，在所述第一平坦化步骤之前，进一步包括：去除所述隔离区之间的半导体区以形成沟槽；以及实施外延以在所述沟槽中生长所述半导体区，其中所述半导体区进一步包括与所述隔离区重叠的部分。所述的方法进一步包括：监测所述第一平坦化步骤中使用的抛光垫的电机扭矩以确定所述第一平坦化步骤的停止点。所述的方法进一步包括：在所述第二平坦化步骤之后，使用含氟化氢(HF)的蚀刻剂来蚀刻所述隔离区的顶面，其中在蚀刻所述隔离区的顶面之后，使所述隔离区的顶面变平。所述的方法进一步包括：在所述第二平坦化步骤之后，去除所述隔离区的顶部，其中部分所述半导体区形成高于所述隔离区的剩余部分的顶面的半导体鳍；在所述半导体鳍的顶面和侧壁上形成栅极电介质；以及在所述栅极电介质上方形成栅电极。根据本专利技术的另一方面，提供了一种方法，包括：使半导体衬底的一部分凹陷以形成沟槽，其中所述半导体衬底的这一部分位于浅沟槽隔离(STI)区之间；实施外延以在所述沟槽中生长半导体区；继续所述外延以生长所述半导体区直至所述半导体区的顶面高于所述STI区的顶面；使用第一抛光液对所述半导体区实施第一化学机械抛光(CMP)，其中在暴露所述STI区的顶面之后停止所述第一CMP；以及在所述第一CMP之后，对所述STI区和所述半导体区位于所述STI区之间的部分实施第二CMP，其中使用不同于所述第一抛光液的第二抛光液来实施所述第二CMP。在所述的方法中，所述第一CMP具有第一选择性，所述第二CMP具有小于所述第一选择性的第二选择性，所述第一选择性是所述半导体区的第一去除速率与所述STI区的第二去除速率的比值，并且所述第二选择性是所述半导体区的所述部分的第三去除速率与所述STI区的第四去除速率的比值。在所述的方法中，所述第一选择性约大于10，而所述第二选择性小于10。在所述的方法中，所述第二选择性接近于1。在所述的方法中，所述外延包括外延生长半导体材料，所述半导体材料选自基本上由硅锗、基本上纯的锗和III-V族化合物半导体材料所组成的组。所述的方法进一步包括：监测所述第一CMP中使用的抛光垫的电机扭矩以确定所述第一CMP的停止点。根据本专利技术的另一方面，提供了一种方法，包括：使半导体衬底的一部分凹陷以形成沟槽，其中所述半导体衬底的这一部分位于浅沟槽隔离(STI)区之间；实施外延以在所述沟槽中生长半导体区直至所述半导体区包括位于所述STI区的顶面上方的部分；对所述半导体区实施第一化学机械抛光(CMP)，其中去除所述半导体区位于所述STI区的顶面上方的部分，而保留所述半导体区位于所述STI区之间的部分以形成半导体带，并且所述半导体带具有凹陷深度；以及在所述第一CMP之后，实施第二CMP，其中在所述第二CMP之后减小了所述凹陷深度。在所述的方法中，在所述第二CMP之后，所述凹陷深度减小至基本等于零。在所述的方法中，所述第一CMP具有第一选择性，所述第二CMP具有小于所述第一选择性的第二选择性，其中所述第一选择性是所述半导体区的第一去除速率与所述STI区的第二去除速率的比值，并且所述第二选择性是所述半导体带的第三去除速率与所述STI区的第四去除速率的比值。在所述的方法中，所述第一选择性约大于10，而所述第二选择性小于10。在所述的方法中，所述第二选择性接近于1。在所述的方法中，所述外延包括外延生长半导体材料，所述半导体材料选自基本上由硅锗、基本上纯的锗和III-V族化合物半导体材料所组成的组。在所述的方法中，在所述第二CMP之后，其中一个所述STI区的顶面具有中心部分和低于所述中心部分的边缘部分，并且所述方法进一步包括：在所述第二CMP之后使用含氟化氢(HF)的蚀刻剂来蚀刻所述STI区，其中，在蚀刻所述STI区之后，该所述STI区的顶面基本上是平坦的。附图说明为了更充分地理解本实施例及其优点，现在将结合附图所作的以下描述作为参考，其中：图1至图8是根据一些示例性实施例制造半导体鳍和相应的鳍式场效应晶体管(FinFET)的中间阶段的截面图；图9示出根据一些可选的示例性实施例在半导体材料的抛光中的电机扭矩作为时间的函数；以及图10示出阶梯高度和凹陷值作为外延半导体带的线宽的函数。具体实施方式以下详细论述了本专利技术的实施例的制造和使用。然而，应该理解，本实施例提供了许多可以在各种具体环境中实现的可应用的专利技术构思。所论述的具体实施例是示例性的，而不用于限制本专利技术的范围。根据示例性实施例提供了一种从沟槽生长半导体区的新方法。示出了根据示例性实施例生长半导体区的中间阶段。在各个附图和示例性实施例中，相似的参考编号用于表示相似的元件。图1至图8示出根据些示例性实施例形成半导体鳍和鳍式场效应晶体管(FinFET)的中间阶段的截面图。参照图1，提供了衬底10，其是半导体晶圆100的一部分。衬底10可以是硅衬底，但是其也可以由诸如锗、SiC、SiGe、GaAs、蓝宝石等其他材料形成。在衬底本文档来自技高网...

【技术保护点】
一种半导体器件的制造方法，包括：执行第一平坦化步骤以去除半导体区位于隔离区上方的部分，其中所述第一平坦化步骤具有第一选择性，所述第一选择性是所述半导体区的第一去除速率与所述隔离区的第二去除速率的比值；以及在暴露所述隔离区之后，对所述隔离区和所述半导体区位于所述隔离区之间的一部分执行第二平坦化步骤，其中所述第二平坦化步骤具有低于所述第一选择性的第二选择性，所述第二选择性是所述半导体区的这一部分的第三去除速率与所述隔离区的第四去除速率的比值，其中，所述第一平坦化步骤和所述第二平坦化步骤都包括化学机械抛光(CMP)。

【技术特征摘要】
2013.01.23 US 13/748,3631.一种半导体器件的制造方法，包括：执行第一平坦化步骤以去除半导体区位于隔离区上方的部分，其中所述第一平坦化步骤具有第一选择性，所述第一选择性是所述半导体区的第一去除速率与所述隔离区的第二去除速率的比值；以及在暴露所述隔离区之后，对所述隔离区和所述半导体区位于所述隔离区之间的一部分执行第二平坦化步骤，其中所述第二平坦化步骤具有低于所述第一选择性的第二选择性，所述第二选择性是所述半导体区的这一部分的第三去除速率与所述隔离区的第四去除速率的比值，其中，所述第一平坦化步骤和所述第二平坦化步骤都包括化学机械抛光(CMP)。2.根据权利要求1所述的半导体器件的制造方法，其中，所述第一选择性和所述第二选择性的差值大于2。3.根据权利要求1所述的半导体器件的制造方法，在所述第一平坦化步骤之前，进一步包括：去除所述隔离区之间的半导体区以形成沟槽；以及实施外延以在所述沟槽中生长所述半导体区，其中所述半导体区进一步包括与所述隔离区重叠的部分。4.根据权利要求1所述的半导体器件的制造方法，进一步包括：监测所述第一平坦化步骤中使用的抛光垫的电机扭矩以确定所述第一平坦化步骤的停止点。5.根据权利要求1所述的半导体器件的制造方法，进一步包括：在所述第二平坦化步骤之后，使用含氟化氢(HF)的蚀刻剂来蚀刻所述隔离区的顶面，其中在蚀刻所述隔离区的顶面之后，使所述隔离区的顶面变平。6.根据权利要求1所述的半导体器件的制造方法，进一步包括：在所述第二平坦化步骤之后，去除所述隔离区的顶部，其中部分所述半导体区形成高于所述隔离区的剩余部分的顶面的半导体鳍；在所述半导体鳍的顶面和侧壁上形成栅极电介质；以及在所述栅极电介质上方形成栅电极。7.一种半导体器件的制造方法，包括：使半导体衬底的一部分凹陷以形成沟槽，其中所述半导体衬底的这一部分位于浅沟槽隔离(STI)区之间；实施外延以在所述沟槽中生长半导体区；继续所述外延以生长所述半导体区直至所述半导体区的顶面高于所述浅沟槽隔离区的顶面；使用第一抛光液对所述半导体区实施第一化学机械抛光(CMP)，其中在暴露所述浅沟槽隔离区的顶面之后停止所述第一化学机械抛光；以及在所述第一化学机械抛光之后，对所述浅沟槽隔离区和所述半导体区位于所述浅沟槽隔离区之间的部分实施第二化学机械抛光，其中使用不同于所述第一抛光液的第二抛光液来实施所述第二化学机械抛光。8.根据权利要求7所述的半导体器件的制造方法，其中，所述第一化学机械抛光具有第一选择性，所述第二化学机械抛光具有小于所述第一选择性的第二选择性，所述第一选择性是所述半导体区的第一去除速率与所述浅沟...

【专利技术属性】
技术研发人员：林国楹，潘婉君，张翔笔，蔡腾群，陈继元，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：发明
国别省市：中国台湾,71