The invention provides a high-speed CMOS camera imaging system, the FPGA control unit comprises a plurality of data acquisition module, data alignment module and data processing module; data acquisition module includes a first register storage depth is 2*N 1, alignment module data including storage depth of N second N register; automatic identification register alignment module second the value of the data and complete the training data sequence to find the target second register; data processing module according to the pixel clock cycle latch second register to read data; the invention to solve the problem of multi channel high speed CMOS camera LVDS serial data alignment, implemented in the FPGA sliding window data stream register module based on automatic alignment, in idle state, training data automatic identification serial channel to send the module, and lock the sliding window. The subsequent data processing module can read the data of the sliding window register at the pixel clock frequency, and realize the data string conversion and data acquisition.
【技术实现步骤摘要】
一种高速CMOS相机成像方法及系统
本专利技术涉及一种高速CMOS相机成像系统,该系统在视频监控、工件检测、机器视觉等领域有较高的实用价值。
技术介绍
图像传感器是摄像机的前端釆集元件,其成像质量好坏对系统性能影响很大。目前应用于高速摄像机上的感光器件主要有CCD和CMOS两种。这两种类型的传感器各有优劣,分别适合不同的应用场合。CCD传感器画质较好,噪声较小,灵敏度较高,但是功耗较大,帧频很难做到特别高,并且一般需要外加复杂的控制时序和模数转换器件。由制造工艺决定,CMOS传感器的画质略差于CCD,噪声较大。但是,经过多年的工艺上的改进,现在CMOS传感器基本能达到CCD传感器的画面质量,同时能够提供远高于CCD传感器的帧频和数据输出速率。为了实现CMOS相机的高速输出,通常将一帧图像通过多个读出通道同时输出,为此,就会引起各通道之间数据与采集时钟的偏移,导致采集位置与数据对齐的问题。
技术实现思路
本专利技术的目的是提供一种高速CMOS相机成像系统,实现在一帧图像通过多个读出通道同时输出时,各读出通道自动寻找最佳数据采集位置,自动完成数据对齐。本专利技术的技术解决方案是提供一种高速CMOS相机成像方法,包括以下步骤:步骤一:数据生成1)CMOS图像传感器采集图像,生成多个通道的图像数据和图像数据控制信号;步骤二:生成锁存数据序列2.1)空闲状态的CMOS图像传感器根据自身输出像素位数的不同,CMOS图像传感器各通道输出与之对应的原始训练数据序列;2.2)以(2*N-1)bit为基本长度,训练数据序列,所述训练数据序列在每个采集时钟周期更新一次;在每个采集时 ...
【技术保护点】
一种高速CMOS相机成像方法,其特征在于:包括以下步骤:步骤一:数据生成1)CMOS图像传感器采集图像,生成多个通道的图像数据和图像数据控制信号;步骤二:生成锁存数据序列2.1)空闲状态的CMOS图像传感器根据自身输出像素位数的不同,CMOS图像传感器各通道输出与之对应的原始训练数据序列;2.2)以(2*N‑1)bit为基本长度,存储训练数据序列,所述训练数据序列在每个采集时钟周期更新一次;在每个采集时钟周期具有一个Nbit长度的完整训练序列;其中N为CMOS图像传感器输出图像数据的量化位数;2.3)在每段存储的训练数据序列中任取Nbit长度的连续数据,形成N个待锁存数据序列;2.4)将N个待锁存数据序列分别和完整训练序列对比,若对比结果一致,则以图像数据的像元时钟频率为锁存周期,将该待锁存数据序列锁存作为锁存数据序列;步骤三:图像数据的输出当得到所有通道的锁存数据序列,CMOS图像传感器完成曝光和图像数据的输出,按照像元时钟频率读取锁存数据序列,并将锁存数据序列发送至主机。
【技术特征摘要】
1.一种高速CMOS相机成像方法,其特征在于:包括以下步骤:步骤一:数据生成1)CMOS图像传感器采集图像,生成多个通道的图像数据和图像数据控制信号;步骤二:生成锁存数据序列2.1)空闲状态的CMOS图像传感器根据自身输出像素位数的不同,CMOS图像传感器各通道输出与之对应的原始训练数据序列;2.2)以(2*N-1)bit为基本长度,存储训练数据序列,所述训练数据序列在每个采集时钟周期更新一次;在每个采集时钟周期具有一个Nbit长度的完整训练序列;其中N为CMOS图像传感器输出图像数据的量化位数;2.3)在每段存储的训练数据序列中任取Nbit长度的连续数据,形成N个待锁存数据序列;2.4)将N个待锁存数据序列分别和完整训练序列对比,若对比结果一致,则以图像数据的像元时钟频率为锁存周期,将该待锁存数据序列锁存作为锁存数据序列;步骤三:图像数据的输出当得到所有通道的锁存数据序列,CMOS图像传感器完成曝光和图像数据的输出,按照像元时钟频率读取锁存数据序列,并将锁存数据序列发送至主机。2.一种高速CMOS相机成像系统,包括FPGA控制单元、CMOS图像传感器和多个通道,其特征在于:所述FPGA控制单...
【专利技术属性】
技术研发人员:江宝坦,邱跃洪,潘志斌,肖茂森,
申请(专利权)人:中国科学院西安光学精密机械研究所,
类型:发明
国别省市:陕西,61
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。