基于FPGA的数字调制模式自动识别装置制造方法及图纸

本实用新型专利技术基于FPGA的数字调制模式自动识别装置，公开了包括信号采样模块、归一化模块、瞬时幅度谱密度最大值计算模块、瞬时幅度峰度计算模块、调制信号频率分量总净值计算模块和门限判决模块。本实用新型专利技术通过从被测信号中提取出瞬时幅度谱密度最大值、瞬时幅度峰度以及调制信号频率分量总净值，并将这些参数与不同的判决门限相对比，从而识别出不同的数字调制信号，且通过瞬时幅度谱密度最大值计算模块、瞬时幅度峰度计算模块、调制信号频率分量总净值计算模块对归一化模块输出的数据进行处理，这样能减少了数据处理量，从而能有效提高处理速度，并且能大大提高识别率，方便后续的调制处理。本实用新型专利技术可广泛应用于数字电路领域中。

Automatic modulation identification device of digital modulation mode based on FPGA

The utility model has the advantages of digital modulation mode based on FPGA automatic identification device, including signal sampling module, normalization module, instantaneous amplitude spectrum density maximum instantaneous amplitude kurtosis calculation module, calculation module, modulation signal frequency components of the total net value calculation module and threshold decision module open. The utility model is extracted from the measured by the instantaneous amplitude spectrum density maximum, instantaneous amplitude and frequency modulation signal kurtosis component of the total net signal, and these parameters with different threshold comparison, to identify the different digital modulation signal, and the instantaneous amplitude spectrum density maximum processing data calculation module, the instantaneous amplitude kurtosis calculation module, modulation signal frequency component of the total net worth of the normalized output module calculation module, which can reduce the amount of data processing, which can effectively improve the processing speed, and can greatly improve the recognition rate, convenient modulation following treatment. The utility model can be widely used in the field of digital circuits.

【技术实现步骤摘要】
基于FPGA的数字调制模式自动识别装置
本技术涉及数字电路
，尤其涉及基于FPGA的数字调制模式自动识别装置。
技术介绍
随着移动通信技术的快速发展，用户的需求日益多样化，通信的调制方式也变得复杂和多样，通信的调制方式也从最初的模拟调制逐步过渡为抗干扰能力更强、保密性更好的数字调制。随着数字调制方式的增多，各种采用不同调制方式的通信系统之间的互连互通就成为亟待解决的关键问题。为了对不同通信系统的通信信号进行正确的解调，就需要判断出接收信号的调制方式及其信号参数如载波频率、符号速率等，通信信号的调制识别变得越来越重要。同时现代通信系统使用的频段越来越高，特别是一些工作距离远、数据容量大的场合，对信号的处理速度有着很高的要求。虽然传统的DSP芯片具有高精度的数据处理能力和高速的数据交换能力等优点，但由于其是一种串行处理器，所有的运算都是顺序执行的，其处理速度不可避免的受到限制，越来越难以满足现在信号识别技术的硬件要求。
技术实现思路
为了解决上述技术问题，本技术的目的是提供一种实时高效的基于FPGA的数字调制模式自动识别装置。本技术所采取的技术方案是：基于FPGA的数字调制模式自动识别装置，包括信号采样模块、归一化模块、瞬时幅度谱密度最大值计算模块、瞬时幅度峰度计算模块、调制信号频率分量总净值计算模块和门限判决模块，所述信号采样模块的输出端与归一化模块的输入端连接，所述归一化模块的第一输出端与瞬时幅度谱密度最大值计算模块的输入端连接，所述瞬时幅度谱密度最大值计算模块的输出端与门限判决模块的第一输入端连接，所述归一化模块的第二输出端与瞬时幅度峰度计算模块的输入端连接，所述瞬时幅度峰度计算模块的输出端与门限判决模块的第二输入端连接，所述归一化模块的第三输出端与调制信号频率分量总净值计算模块的输入端连接，所述调制信号频率分量总净值计算模块的输出端与门限判决模块的第三输入端连接。作为本技术的进一步改进，所述归一化模块包括模数转换器、第一累加器、双口RAM单元、第一除法器和归一化处理单元，所述信号采样模块的输出端与模数转换器的输入端连接，所述模数转换器的第一输出端与双口RAM单元的第一输入端连接，所述模数转换器的第二输出端与第一累加器的输入端连接，所述第一累加器的第一输出端与双口RAM单元的第二输入端连接，所述第一累加器的第二输出端与第一除法器的第一输入端连接，所述双口RAM单元的第一输出端与第一除法器的第二输入端连接，所述第一除法器的输出端通过归一化处理单元进而连接至双口RAM单元的第三输入端。作为本技术的进一步改进，所述瞬时幅度谱密度最大值计算模块包括第一FFT运算模块、最大值计算模块和第一平方器，所述双口RAM单元的第二输出端依次通过第一FFT运算模块、最大值计算模块和第一平方器进而连接至门限判决模块的第一输入端。作为本技术的进一步改进，所述瞬时幅度峰度计算模块包括第二平方器、第三平方器、第四平方器、第二累加器、第三累加器和第二除法器，所述双口RAM单元的第三输出端与第二平方器的输入端连接，所述第二平方器的第一输出端依次通过第三平方器和第二累加器进而连接至第二除法器的第一输入端，所述第二平方器的第二输出端依次通过第三累加器和第四平方器进而连接至第二除法器的第二输入端，所述第二除法器的输出端与门限判决模块的第二输入端连接。作为本技术的进一步改进，所述调制信号频率分量总净值计算模块包括加法器、第二FFT运算模块和第四累加器，所述双口RAM单元的第四输出端依次通过加法器、第二FFT运算模块和第四累加器进而连接至门限判决模块的第三输入端。本技术的有益效果是：本技术基于FPGA的数字调制模式自动识别装置通过从被测信号中提取出瞬时幅度谱密度最大值、瞬时幅度峰度以及调制信号频率分量总净值，并将这些参数与不同的判决门限相对比，从而识别出不同的数字调制信号，且通过瞬时幅度谱密度最大值计算模块、瞬时幅度峰度计算模块、调制信号频率分量总净值计算模块对归一化模块输出的数据进行处理，这样能减少了数据处理量，同时也降低了FPGA实现的复杂度，从而能有效提高处理速度，并且能大大提高识别率，方便后续的调制处理。附图说明下面结合附图对本技术的具体实施方式作进一步说明：图1是本技术基于FPGA的数字调制模式自动识别装置的原理方框图；图2是本技术基于FPGA的数字调制模式自动识别装置中归一化模块的原理方框图；图3是本技术基于FPGA的数字调制模式自动识别装置中瞬时幅度谱密度最大值计算模块的原理方框图；图4是本技术基于FPGA的数字调制模式自动识别装置中瞬时幅度峰度计算模块的原理方框图；图5是本技术基于FPGA的数字调制模式自动识别装置中调制信号频率分量总净值计算模块的原理方框图。具体实施方式参考图1，本技术基于FPGA的数字调制模式自动识别装置，包括信号采样模块、归一化模块、瞬时幅度谱密度最大值计算模块、瞬时幅度峰度计算模块、调制信号频率分量总净值计算模块和门限判决模块，所述信号采样模块的输出端与归一化模块的输入端连接，所述归一化模块的第一输出端与瞬时幅度谱密度最大值计算模块的输入端连接，所述瞬时幅度谱密度最大值计算模块的输出端与门限判决模块的第一输入端连接，所述归一化模块的第二输出端与瞬时幅度峰度计算模块的输入端连接，所述瞬时幅度峰度计算模块的输出端与门限判决模块的第二输入端连接，所述归一化模块的第三输出端与调制信号频率分量总净值计算模块的输入端连接，所述调制信号频率分量总净值计算模块的输出端与门限判决模块的第三输入端连接。其中，所述归一化模块、瞬时幅度谱密度最大值计算模块、瞬时幅度峰度计算模块、调制信号频率分量总净值计算模块和门限判决模块都需要一个相同的时钟和复位输入。参考图2，进一步作为优选的实施方式，所述归一化模块包括模数转换器、第一累加器、双口RAM单元、第一除法器和归一化处理单元，所述信号采样模块的输出端与模数转换器的输入端连接，所述模数转换器的第一输出端与双口RAM单元的第一输入端连接，所述模数转换器的第二输出端与第一累加器的输入端连接，所述第一累加器的第一输出端与双口RAM单元的第二输入端连接，所述第一累加器的第二输出端与第一除法器的第一输入端连接，所述双口RAM单元的第一输出端与第一除法器的第二输入端连接，所述第一除法器的输出端通过归一化处理单元进而连接至双口RAM单元的第三输入端。优选的，所述归一化模块主要对输入的信号数据进行归一化处理。设信号的采样点数为Ns、零中心归一化瞬时幅度为αcn(i)，则αcn(i)＝αn(i)-1，其中可知根据αcn(i)的实现公式可知，在FPGA中实现时主要完成累加、乘除以及整个过程的控制工作，实现累加可以采用流水线结构，即把一个周期内执行的逻辑操作分成几步小的操作，并在高速的时钟内完成；由公式还可以看到，从模数转换器输出的采样数据α(i)输入第一累加器进行累加计算数据累加和accum_sum后还要和以前采样的数据α(i)进行计算，因此需要对采样数据α(i)进行缓存，在这里调用双口RAM单元对数据进行处理。当数据α(i)累加完毕后，输出一个累加结束信号accum_stop，开始读出双口RAM单元内存储的数据α(i本文档来自技高网...

【技术保护点】
基于FPGA的数字调制模式自动识别装置，其特征在于：包括信号采样模块、归一化模块、瞬时幅度谱密度最大值计算模块、瞬时幅度峰度计算模块、调制信号频率分量总净值计算模块和门限判决模块，所述信号采样模块的输出端与归一化模块的输入端连接，所述归一化模块的第一输出端与瞬时幅度谱密度最大值计算模块的输入端连接，所述瞬时幅度谱密度最大值计算模块的输出端与门限判决模块的第一输入端连接，所述归一化模块的第二输出端与瞬时幅度峰度计算模块的输入端连接，所述瞬时幅度峰度计算模块的输出端与门限判决模块的第二输入端连接，所述归一化模块的第三输出端与调制信号频率分量总净值计算模块的输入端连接，所述调制信号频率分量总净值计算模块的输出端与门限判决模块的第三输入端连接。

【技术特征摘要】
1.基于FPGA的数字调制模式自动识别装置，其特征在于：包括信号采样模块、归一化模块、瞬时幅度谱密度最大值计算模块、瞬时幅度峰度计算模块、调制信号频率分量总净值计算模块和门限判决模块，所述信号采样模块的输出端与归一化模块的输入端连接，所述归一化模块的第一输出端与瞬时幅度谱密度最大值计算模块的输入端连接，所述瞬时幅度谱密度最大值计算模块的输出端与门限判决模块的第一输入端连接，所述归一化模块的第二输出端与瞬时幅度峰度计算模块的输入端连接，所述瞬时幅度峰度计算模块的输出端与门限判决模块的第二输入端连接，所述归一化模块的第三输出端与调制信号频率分量总净值计算模块的输入端连接，所述调制信号频率分量总净值计算模块的输出端与门限判决模块的第三输入端连接。2.根据权利要求1所述的基于FPGA的数字调制模式自动识别装置，其特征在于：所述归一化模块包括模数转换器、第一累加器、双口RAM单元、第一除法器和归一化处理单元，所述信号采样模块的输出端与模数转换器的输入端连接，所述模数转换器的第一输出端与双口RAM单元的第一输入端连接，所述模数转换器的第二输出端与第一累加器的输入端连接，所述第一累加器的第一输出端与双口RAM单元的第二输入端连接，所述第一累加器的第二输出端与第一除法器的第一输入端连接，所述双口RAM单元的第一输出端...

【专利技术属性】
技术研发人员：吴朝晖，王晓岩，李斌，赵明剑，
申请(专利权)人：华南理工大学，
类型：新型
国别省市：广东,44