一种基于MCU的低功耗串行通信芯片制造技术

本发明专利技术公开了一种基于MCU的低功耗串行通信芯片，包括MCU内核MCU_CORE、串行通信单元SCC、IO控制单元IO_CTRL、功耗管理单元PMC、时钟单元CLOCK_GEN、程序存储器PMEM、程序存储接口控制单元PMEM_INTF、数据存储器DMEM和数据存储接口控制单元DMEM_INTF。本发明专利技术具有低功耗的优点。在通信的过程中，通信的上层协议部分通过MCU内核来实现，而物理层的接收与发送即通过芯片内的串行通信单元实现，串行通信单元在接收与发送的过程中，MCU内核处理低功耗的休眠状态，串行通信单元在工作中亦通过低功耗模式完成读取程序存储器，以及写入数据存储器等过程，芯片在完成串行通信过程中能够以较低的功耗来实现通信。

A low power serial communication chip based on MCU

The invention discloses a low power serial communication chip based on MCU, including the MCU kernel MCU_CORE, SCC serial communication unit and IO control unit IO_CTRL, power management unit, PMC unit, CLOCK_GEN clock program memory PMEM, program memory interface control unit PMEM_INTF, DMEM data memory and data storage interface control unit DMEM_INTF. The invention has the advantages of low power consumption. In the process of communication, the upper part of the communication protocol is realized by the MCU kernel, and the receiving and sending the physical layer through the serial communication unit chip realization, serial communication unit in the process of receiving and sending in the MCU kernel processing low-power sleep state, a serial communication unit in the work also by low power consumption complete read program memory, data memory and writing process, chip with low power to realize the communication in the process of serial communication.

【技术实现步骤摘要】
一种基于MCU的低功耗串行通信芯片
本专利技术涉及一种通信芯片，具体是一种基于MCU的低功耗串行通信芯片。
技术介绍
随着现代数字通信技术的飞速发展，速率在5Gbit/s以上的互联技术正得到越来越广泛的应用，如通信系统高速背板、通信系统背板间互联、局域网、通信设备间甚短距离光互联（VSR）、SATA高速传输标准、ExpressPCI2.0以及USB3.0协议等。这些互联方式往往需要高速、低功耗、廉价的集成电路支持，以达到较高的性能价格比。
技术实现思路
本专利技术的目的在于提供一种基于MCU的低功耗串行通信芯片，以解决上述
技术介绍
中提出的问题。为实现上述目的，本专利技术提供如下技术方案：一种基于MCU的低功耗串行通信芯片，包括MCU内核MCU_CORE、串行通信单元SCC、IO控制单元IO_CTRL、功耗管理单元PMC、时钟单元CLOCK_GEN、程序存储器PMEM、程序存储接口控制单元PMEM_INTF、数据存储器DMEM和数据存储接口控制单元DMEM_INTF，时钟单元CLOCK_GEN负责产生MCU内核工作时钟clk_mcu，以及产生串行通信单元所需的工作时钟clk_scc，时钟单元产生的MCU内核工作时钟clk_mcu受控于功耗管理单元PMC输出的MCU内核工作时钟控制信号cfg_ck，功耗管理单元PMC负责芯片的功耗模式管理切换，MCU内核需要进入低功耗的休眠状态的时候，MCU内核输出休眠请求sleep_req为高电平有效状态，当功耗管理单元检测到休眠请求sleep_req信号为高电平状态时，将MCU内核工作时钟控制信号cfg_ck置于低电平状态，输送至时钟单元，时钟单元将关闭MCU内核工作时钟clk_mcu，串行通信单元SCC只在MCU内核处于休眠状态时才工作，当串行通信单元完成一次接收或者发送任务时，将通过功耗管理单元PMC唤醒MCU内核MCU_CORE，功耗管理单元PMC将控制时钟单元CLOCK_GEN重新开启MCU内核工作时钟clk_mcu，IO控制单元IO_CTRL负责控制芯片的IO功能复用。作为本专利技术再进一步的方案：程序存储接口控制单元PMEM_INTF在芯片中的作用是产生MCU内核运行时读取程序存储器所需的时序，将指令码从程序存储器的用户指令码存储区中读出，输送至MCU内核。与现有技术相比，本专利技术的有益效果是：本专利技术具有低成本的优点，串行通信单元与MCU内核共享程序存储器以及数据存储器，而不需要额外的存储模块，能够有效地降低芯片的生产制造成本，本专利技术具有低功耗的优点。在通信的过程中，通信的上层协议部分通过MCU内核来实现，而物理层的接收与发送即通过芯片内的串行通信单元实现，串行通信单元在接收与发送的过程中，MCU内核处理低功耗的休眠状态，串行通信单元在工作中亦通过低功耗模式完成读取程序存储器，以及写入数据存储器等过程，芯片在完成串行通信过程中能够以较低的功耗来实现通信。附图说明图1为基于MCU的低功耗串行通信芯片的结构示意图。具体实施方式下面将结合本专利技术实施例中的附图，对本专利技术实施例中的技术方案进行清楚、完整地描述。请参阅图1，本专利技术实施例中，包括MCU内核MCU_CORE、串行通信单元SCC、IO控制单元IO_CTRL、功耗管理单元PMC、时钟单元CLOCK_GEN、程序存储器PMEM、程序存储接口控制单元PMEM_INTF、数据存储器DMEM、数据存储接口控制单元DMEM_INTF等组成部分。其中，时钟单元CLOCK_GEN负责产生MCU内核工作时钟clk_mcu，以及产生串行通信单元所需的工作时钟clk_scc。时钟单元产生的MCU内核工作时钟clk_mcu受控于功耗管理单元PMC输出的MCU内核工作时钟控制信号cfg_ck。功耗管理单元PMC负责芯片的功耗模式管理切换。MCU内核需要进入低功耗的休眠状态的时候，MCU内核输出休眠请求sleep_req为高电平有效状态。当功耗管理单元检测到休眠请求sleep_req信号为高电平状态时，将MCU内核工作时钟控制信号cfg_ck置于低电平状态，输送至时钟单元，时钟单元将关闭MCU内核工作时钟clk_mcu。串行通信单元SCC只在MCU内核处于休眠状态时才工作，当串行通信单元完成一次接收或者发送任务时，将通过功耗管理单元PMC唤醒MCU内核MCU_CORE，功耗管理单元PMC将控制时钟单元CLOCK_GEN重新开启MCU内核工作时钟clk_mcu。IO控制单元IO_CTRL负责控制芯片的IO功能复用。在本专利技术中，程序存储器PMEM有2个用途。通常在MCU芯片中，程序存储器只用来存储用户的MCU程序指令码。在本专利技术中，程序存储器的一部分区域用于存储用户的MCU程序指令码，另一部分区域用来存储串行通信协议数据表。程序存储接口控制单元PMEM_INTF在芯片中的作用是产生MCU内核运行时读取程序存储器所需的时序，将指令码从程序存储器的用户指令码存储区中读出，输送至MCU内核。在串行通信单元SCC需要发送串行通信数据时，也需要通过程序存储接口控制单元产生相应的读取时序，从程序存储器的通信协议数据表存储区读出相应的数据，然后将数据通过发送模块TX发送出去。数据存储器DMEM亦有2个用途。通常在MCU芯片中，数据存储器只作为MCU内核运行时的数据存储区。在本专利技术中，数据存储器的一部分用于MCU内核运行时的数据存储区，另一部分即用来存储串行通信单元SCC内部的接收模块RX在通信过程中接收到的数据。数据存储接口控制单元DMEM_INTF在芯片中的作用是产生MCU内核运行时读或者写数据存储器所需的时序。当串行通信单元SCC内部的接收模块RX在通信过程中接收到数据时，数据存储接口控制单元DMEM_INTF也产生写数据存储器所需的时序，将接收模块RX接收到的数据存储到数据存储器中。芯片的工作原理如图1所示。在芯片上电复位释放之后，时钟单元CLOCK_GEN产生MCU内核所需的工作时钟clk_mcu，MCU内核开始工作，通过程序存储接口控制单元PMEM_INTF从程序存储器PMEM中读取MCU程序指令码，然后MCU内核根据指令码执行相应的操作。当MCU内核MCU_CORE完成阶段性工作后，将接收启动控制信号rx_start置为高电平有效状态，串行通信单元SCC检测到rx_start信号为高电平状态后，接收模块RX进入准备状态。同时MCU内核MCU_CORE输出MCU内核休眠请求信号sleep_req至功耗管理单元PMC，功耗管理单元PMC在检测到MCU内核休眠请求信号sleep_req为高电平状态时，将MCU内核工作时钟控制信号cfg_ck置于低电平状态，输送至时钟单元，时钟单元将关闭MCU内核工作时钟clk_mcu。MCU内核处于休眠状态后，串行通信单元SCC启动其内部接收模块RX。IO控制单元IO_CTRL将从芯片外部接收到的串行通信数据sdi输入到接收模块RX中。接收模块RX将通过对串行通信数据sdi进行解码，得到解码后的比特流。接收模块RX每接收到1个完整的字节时，即会通过数据存储接口控制单元DMEM_INTF，将接收到的数据以字节为单位存储到数据存储器DMEM中。当接收模块RX从串行通信数据sdi解码得到通信结束位时，接收模块停止工作，并且将接本文档来自技高网...

【技术保护点】
一种基于MCU的低功耗串行通信芯片，包括MCU内核MCU_CORE、串行通信单元SCC、IO控制单元IO_CTRL、功耗管理单元PMC、时钟单元CLOCK_GEN、程序存储器PMEM、程序存储接口控制单元PMEM_INTF、数据存储器DMEM和数据存储接口控制单元DMEM_INTF，其特征在于，时钟单元CLOCK_GEN负责产生MCU内核工作时钟clk_mcu，以及产生串行通信单元所需的工作时钟clk_scc，时钟单元产生的MCU内核工作时钟clk_mcu受控于功耗管理单元PMC输出的MCU内核工作时钟控制信号cfg_ck，功耗管理单元PMC负责芯片的功耗模式管理切换，MCU内核需要进入低功耗的休眠状态的时候，MCU内核输出休眠请求sleep_req为高电平有效状态，当功耗管理单元检测到休眠请求sleep_req信号为高电平状态时，将MCU内核工作时钟控制信号cfg_ck置于低电平状态，输送至时钟单元，时钟单元将关闭MCU内核工作时钟clk_mcu，串行通信单元SCC只在MCU内核处于休眠状态时才工作，当串行通信单元完成一次接收或者发送任务时，将通过功耗管理单元PMC唤醒MCU内核MCU_CORE，功耗管理单元PMC将控制时钟单元CLOCK_GEN重新开启MCU内核工作时钟clk_mcu，IO控制单元IO_CTRL负责控制芯片的IO功能复用。...

【技术特征摘要】
1.一种基于MCU的低功耗串行通信芯片，包括MCU内核MCU_CORE、串行通信单元SCC、IO控制单元IO_CTRL、功耗管理单元PMC、时钟单元CLOCK_GEN、程序存储器PMEM、程序存储接口控制单元PMEM_INTF、数据存储器DMEM和数据存储接口控制单元DMEM_INTF，其特征在于，时钟单元CLOCK_GEN负责产生MCU内核工作时钟clk_mcu，以及产生串行通信单元所需的工作时钟clk_scc，时钟单元产生的MCU内核工作时钟clk_mcu受控于功耗管理单元PMC输出的MCU内核工作时钟控制信号cfg_ck，功耗管理单元PMC负责芯片的功耗模式管理切换，MCU内核需要进入低功耗的休眠状态的时候，MCU内核输出休眠请求sleep_req为高电平有效状态，当功耗管理单元检测...

【专利技术属性】
技术研发人员：万上宏，叶媲舟，黎冰，涂柏生，
申请(专利权)人：深圳市博巨兴实业发展有限公司，
类型：发明
国别省市：广东,44