用于解码非二进制码的方法和对应的解码装置制造方法及图纸

本发明专利技术涉及通过在校验节点操作中引入软信息的非二进制LDPC码的增强型串行广义位翻转解码算法(ES‑GBFDA)的扩展。与所述ES‑GBFDA相反，本申请不仅考虑了校验子计算中的最可靠符号，还考虑了每个传入消息的至少第二最可靠符号。通过这样做，扩展的信息集可用于奇偶校验节点更新，并且这允许引入由校验节点单元执行的弱和强投票的概念。具有了这个特征，每个变量节点可以接收两种投票，其幅度可以被调整为产生所述投票的校验子的可靠性。

Method for decoding non binary code and corresponding decoding device

The present invention relates to the enhanced serial generalized bit flipping decoding algorithm for the introduction of soft information in the check node in the operation of non binary LDPC codes (ES GBFDA) extension. In contrast with the ES GBFDA, this application not only consider the most reliable sub parity in symbolic computation, consider each incoming message at least second of the most reliable symbols. By doing so, the extended set of information can be used for parity node updates, and this allows the introduction of the concept of weak and strong voting performed by the check node unit. With this feature, each variable node can receive two kinds of voting, the amplitude can be adjusted to generate the reliability of the vote checksum.

【技术实现步骤摘要】
【国外来华专利技术】
本专利技术涉及电信和数据存储领域中的纠错码的解码。更具体地，本专利技术涉及一种用于非二进制低密度奇偶校验(LDPC)码的解码方法和对应的解码器。
技术介绍
使用中等硅面积的用于GF(q)中的非二进制低密度奇偶校验(NB-LDPC)码的高吞吐量解码器的设计是具有挑战性的问题，其既需要低复杂度算法又需要高效的体系结构。从q元和积(QSPA)[1]、[2]、[3]、[4](例如扩展的最小和(EMS)[5]以及最小最大(Min-Max)[7])导出的算法涉及在它们实施了奇偶校验节点更新等式的校验节点单元(CNU)中的高复杂度。特别地，由于大的固有延迟，所以EMS或Min-Max的不同版本的CNU需要很多比较，这降低了最大可达到的吞吐量。这种高延迟是瓶颈，尤其针对高速NB-LDPC码(R＞0.8)的解码，其中奇偶校验节点度dc采用大的值。使用足够的硬件并行性，CNU[8]、[10]的类似向前向后实施的技术或气泡检查算法[9]可以减少dc个时钟周期的最小值的延迟，但这仍不足以达到非常高的吞吐量。因此，基于EMS或Min-Max算法[13]、[14]、[15]的体系结构可以实现的编码增益接近于QSPA，但是以低解码吞吐量为代价。除了类似EMS或Min-Max的算法，其他解决方案已在文献中被提出，相比QSPA而言具有以较大的性能损失为代价而大大降低解码复杂度的目的。可以实现高吞吐量并且同时使用小的芯片面积的体系结构在奇偶校验节点更新期间仅计算非常小的一组奇偶校验等式。多数逻辑可解码(MD)算法[11]和广义位翻转解码算法(GBFDA)[12]已经遵循了这种方法。相比QSPA而言这些简单算法以及相关联的体系结构[21]、[17]、[18]遭受了不可忽略的性能损失，取决于算法和LDPC码在0.7dB至几dB之间。这种性能损失是由于在GBFDA和MD的CNU中使用的软信息的缺乏而造成，并且无法使用大量的解码迭代[18]来恢复。此外，GBFDA和MD倾向于针对具有中等变量节点度(在GBFDA的情况中dv>3)的码更有效，并且针对超稀疏dv＝2的NB-LDPC码没有很好地执行，其已被识别为重要的一类非二进制码[6]。
技术实现思路
本专利技术允许提高非二进制低密度奇偶校验(NB-LDPC)的解码的性能。为此，本专利技术涉及一种用于解码在大小q的有限域中定义的非二进制低密度奇偶校验码的方法，所述码可以被显示在二分图中，包括至少一个变量节点Vn,n＝0,…,N–1以及至少一个校验节点Cm,m＝0,…,M–1，所述方法包括：针对It次解码迭代的每次迭代j，以下步骤，包括：连接至校验节点Cm的每个变量节点Vn被配置为用于确定最可靠符号以及为至少第p个最可靠符号的至少一个符号，其中p≥2以获得dc个最可靠符号的向量；每个校验节点Cm被配置为用于：基于由在所述二分图中连接至其的所述变量节点传递的dc个最可靠符号的向量而确定要被投票的第一符号基于被定义为具有一个限制的dc个符号的组合的L+1个测试向量的列表而确定要被投票的i＝1,…,L第二符号的列表，根据所述限制这些dc个符号的至多η个是具有p≥2的第p个最可靠符号并且这些dc个符号的至少dc–η个是最可靠符号根据本专利技术的方法可以具有以下特征之一：每个变量节点被配置为用于确定最可靠符号和第二最可靠符号及其对应的外在可靠性以使得在校验节点处L+1个测试向量的列表在和之间的差值是最小的至多η≤L个位置中通过由第二最可靠符号替代符号而建立。针对η≤L，其包括以下步骤，所述步骤包括排序器单元被配置为将外在可靠性的差值从最高值到最低值进行排序以获得L个排序索引n的序列所述序列包括η个位置，其中在所述L+1个测试向量中由替代。每个变量节点还被配置为用于使用相应的幅度投票v0、v2对的投票和的投票进行计数来计算来自校验节点的内在信息其包括在It次解码迭代之前初始化步骤包括以下子步骤：确定在N个非二进制噪声符号的序列中的第n符号的LLR向量Ln＝(Ln[0],Ln[1],…,Ln[q-1])；将APP向量的向量初始化为所述LLR向量Ln并且将矩阵初始化为全零矩阵，所述矩阵为来自校验节点m的内在信息。视为输入所述LLR向量和向量的每个变量节点通过函数F1来结合先前向量投票符号和以及投票幅度v0、v1以获得定义为内在信息的向量。所述函数F1是由投票符号和指示出的索引处的所述先前向量的值与所述投票幅度v0、v1的简单求和。所述LLR向量和向量通过函数F2来结合(A5.1，A5.2)先前的向量所述投票符号和以及所述投票幅度v0、v1以获得向量所述函数F2是由所述投票符号和指示出的索引处的先前的向量的值与所述投票幅度v0、v1的简单求和。本专利技术还涉及一种解码装置，包括至少一个变量节点Vn以及至少一个校验节点Cm，根据本专利技术，所述解码器被配置为实施用于解码在大小q的有限域中定义的非二进制低密度奇偶校验码的方法。本专利技术的解码装置可以具有以下特征之一：其被配置为用于借由L个处理单元来实施校验节点操作，所述L个处理单元被动态地配置来计算其中i＝1,…,L，所述L个处理单元的每一个处理单元共享对应于符号并且对应于所述码的系数的3xdc个输入，所述每个处理单元的输入借由2xdc个GF乘法器和2xdc个GF加法器而结合，所述处理单元包括必要于计算L个不同校验子作为中间步骤的所有逻辑以及取决于所述处理单元的速度的从0变化至log2(dc)+2的管道阶段的变量数。其被配置为用于实施本专利技术的方法，并且包括：i)一堆存储器，其存储了具有i＝0,…,L个符号，ii)q个处理器，其具有将所述符号(其中i＝0,…,L)与Galois域的q个元素进行比较并且确定对应于那个符号的投票的幅度所需的逻辑；以及iii)实施了函数F1和F2的q个单元格，其中一堆存储器被实施为L个RAM存储器或一堆L个寄存器，处理器被实施为log2(q)位的L-XNOR门以及1位的L-OR门以将输入符号(符号具有i＝0,…,L)与q个Galois域元素进行比较并且确定所述投票的幅度，所述单元格包括必要于实施F1和F2以及用于和的存储资源的逻辑。其包括排序器单元，其被配置为用于根据本专利技术的方法来获得L个排序索引n的序列所述排序器单元包括基数L的至少一个子处理器，其中每个子处理器包括：i)比较器的一个阶段，其被配置为用于执行所述输入的所有可能的组合；ii)多个加法器和多个NOT门，其被配置为计算与相同输入相关联的不同比较器的输出信号的总和，所述加法器被配置为用于检查针对所述输入的每一个输入的大于或小于的条件被满足了多少次；iv)多个逻辑门，其被配置为用于实施L个不同掩饰，其允许根据由所述加法器的输出提供的信息对所述输入进行排序，逻辑门为XNOR门、OR门和AND门。本专利技术通过如在EMS和Min-Max中完成的利用GBFDA操作的低复杂度并且在CNU中引入了软信息来允许实现高吞吐量和编码增益这二者尽可能地接近QSPA以提高编码增益。ES-GBFDACNU的核心思想是使用对从最可靠的Galois域值获得的符号的硬判决来计算校验子，并且声明满足了奇偶校验的硬判决符号的投票。该投票然后被传播到符号节点并且在存储器中沿着解码迭代被累积。与ES-GBFDA相反，本专利技术不仅考虑了校验子计本文档来自技高网...

【技术保护点】
一种用于解码在大小q的有限域中定义的非二进制低密度奇偶校验(NB‑LDPC)码的方法，其是一种使用由校验节点单元执行并转移至变量节点单元的多投票的符号翻转解码方法，码可以被显示在二分图中，包括至少一个变量节点Vn,n＝0,…,N–1以及至少一个校验节点Cm,m＝0,…,M–1，所述方法针对It次解码迭代的每次迭代j包括以下步骤，所述步骤包括：连接至校验节点Cm的每个变量节点Vn被配置为用于确定(A2.1，A2.2)最可靠符号以及为至少第p最可靠符号的至少一个符号，其中p≥2以用于获得dc个最可靠符号的向量；每个校验节点Cm被配置为用于：(A3.1)基于由在所述二分图中连接至其的所述变量节点所传递的dc个最可靠符号的向量而确定要被投票的第一符号(A3.2)基于被定义为具有一个限制的dc个符号的组合的L+1个测试向量的列表而确定要被投票的i＝1,…,L第二符号的列表，根据所述限制这些dc个符号的至多η个是具有p≥2的第p个最可靠符号并且这些dc个符号的至少dc–η个是最可靠符号

【技术特征摘要】
【国外来华专利技术】2014.02.03 EP 14290024.01.一种用于解码在大小q的有限域中定义的非二进制低密度奇偶校验(NB-LDPC)码的方法，其是一种使用由校验节点单元执行并转移至变量节点单元的多投票的符号翻转解码方法，码可以被显示在二分图中，包括至少一个变量节点Vn,n＝0,…,N–1以及至少一个校验节点Cm,m＝0,…,M–1，所述方法针对It次解码迭代的每次迭代j包括以下步骤，所述步骤包括：连接至校验节点Cm的每个变量节点Vn被配置为用于确定(A2.1，A2.2)最可靠符号以及为至少第p最可靠符号的至少一个符号，其中p≥2以用于获得dc个最可靠符号的向量；每个校验节点Cm被配置为用于：(A3.1)基于由在所述二分图中连接至其的所述变量节点所传递的dc个最可靠符号的向量而确定要被投票的第一符号(A3.2)基于被定义为具有一个限制的dc个符号的组合的L+1个测试向量的列表而确定要被投票的i＝1,…,L第二符号的列表，根据所述限制这些dc个符号的至多η个是具有p≥2的第p个最可靠符号并且这些dc个符号的至少dc–η个是最可靠符号2.根据权利要求1所述的方法，其中，每个变量节点被配置为用于确定(Al.1，A1.2)最可靠符号和第二最可靠符号及其对应的外在可靠性以使得在校验节点(A2.1，A2.2)处L+1个测试向量的列表在和之间的差值是最小的至多η≤L个位置中通过由第二最可靠符号替代符号而建立。3.根据前述权利要求所述的方法，其中η≤L，所述方法包括以下步骤，所述步骤包括排序器单元被配置为将外在可靠性的差值从最高值到最低值进行排序(A1.3)以获得L个排序索引n的序列所述序列包括η个位置，在该位置中在所述L+1个测试向量中由替代。4.根据权利要求1至3所述的方法，其中每个变量节点还被配置为用于使用相应的幅度投票v0、v2对的投票和的投票进行计数来计算(A4.1，A4.2)来自校验节点的内在信息5.根据权利要求1至4所述的方法，包括：在It次解码迭代之前初始化步骤(Initialization)包括以下子步骤：确定在N个非二进制噪声符号的序列中的第n符号的LLR向量Ln＝(Ln[0],Ln[1],…,Ln[q-1])；将APP向量的向量初始化为所述LLR向量Ln并且将矩阵初始化为全零矩阵，所述矩阵为来自校验节点m的内在信息。6.根据前述权利要求所述的方法，其中视为输入所述LLR向量和向量的每个变量节点通过函数F1来结合(A4.1，A4.2)先前向量投票符号和以及投票幅度v0、v1以获得定义为内在信息的向量。7.根据前述权利要求所述的方法，其中所述函数F1是...

【专利技术属性】
技术研发人员：大卫·德克莱尔，李二保，弗朗西斯科·米格尔·加西亚·赫雷罗，哈维尔·巴利斯·科基亚，
申请(专利权)人：国家科学研究中心，塞吉蓬图瓦兹大学，瓦伦西亚理工大学，
类型：发明
国别省市：法国;FR