一种芯片内互联线驱动器预加重功能的优化方法技术

本发明专利技术涉及一种芯片内互联线驱动器预加重功能的优化方法，所述步骤为：反向信号分析；芯片内互连建模；输出电压建模；RC分布式线路；RLC分布式线路。本发明专利技术的优点在于：本发明专利技术的方法证明了芯片内互连驱动器预加重的优化技术，通过指定互连输出电压摆幅和上升时间，可分析得到驱动电压和电流的波形，这个分析可为互连驱动器实际提供有价值的指导，仿真证明了分析得到的输入信息的近似值能产生符合要求的输出波形，这个分析也应用来评估互连功耗和线路电感对性能的影响。

Optimization method for pre emphasis function of chip interconnect driver

The invention relates to a chip interconnection line driver pre emphasis function optimization method, the method comprises the following steps: reverse signal analysis; chip interconnect modeling; the output voltage of RC distributed line; RLC modeling; distributed circuit. The present invention has the advantages that the method of the invention proves that the optimization technology of chip interconnect in the pre emphasis driver, by specifying the interconnection output voltage swing and the rise time can be obtained, the driving voltage and current waveform, the analysis can provide valuable guidance for the actual simulation proved that the interconnect drive, input the approximate analysis the value of the information can produce in accordance with the requirements of the output waveform, this analysis is also applied to evaluate the effect of interconnection power and inductance on the performance of the.

【技术实现步骤摘要】

本专利技术涉及一种芯片内互联线驱动器预加重功能的优化方法。
技术介绍
CMOS规模技术导致产生更快的设备。互连线的宽度和厚度也同样减少了。此外，相邻线之间的间距也变得更窄。然而，对更高级系统复杂性的需求使得芯片的平均尺寸更相近或者略大，这使得互连的长度没有明显减少。加长的线、交叉截面减少以及临近互连线的周边会产生大量寄生电阻和电容。在这样的线路上的传输数字脉冲会使得延时增加和边沿变化率变缓。这些影响特别是对高速时钟分布和数据通信不利的。有损芯片内互连会明显降低系统在速度和功耗方面的性能。变换器缓冲区和中继器因其简单易用而广泛应用于驱动有损线路。然而，为了增加线路的带宽，那么要求扩大缓冲区或采用更多中继器，这将消耗更多的能量。除电压模式的缓冲区之外，也提出了电流模式驱动器以驱动芯片内的互联。预加重技术是一种减少线路延时和提高信号完整性的有效方法。这种技术过度驱动，使的互连传输侧电压脉冲比信号摆幅高很多。实际上，通过突出驱动信号的高频分量使得线路的低通特性均等。然而，缺少优化预加重信号波形的正式方法。在本文中，我们提出了一种优化预加重波形的分析方法。已知互连参数和指定的互连输出信号的摆幅和边沿变化率，我们分析得到相应的输入信号波形。产生的输出信号补偿线路损耗，并且产生要求的输出信号。这个结果可用来指导互连线驱动器设计，以达到最优的速度-功率性能。
技术实现思路
本专利技术要解决的技术问题是提供一种芯片内互联线驱动器预加重功能的优化方法。为解决上述技术问题，本专利技术的技术方案为：一种芯片内互联线驱动器预加重功能的优化方法，其创新点在于：所述步骤为：a)反向信号分析；b)芯片内互连建模；c)输出电压建模；d)RC分布式线路；e)RLC分布式线路。进一步的，所述步骤a具体为：线路的特征阻抗不受控，并且线路没有终止，驱动器将信号能量耦合到线路，接收器在线路的末端检测输出信号，并且与CMOS逻辑相连；按照常规，驱动器和接收器都是基于CMOS变换器的，因此，输入和输出电压都是数字脉冲，其幅度被限制为“0”和“1”两种逻辑状态，在本配置中，线路末端的最大的边沿变化率是受链路的带宽限制，预加重驱动器能够克服这个缺点，并且提高互连的信号速度和完整性，在时域内，驱动器以比信号摆幅更高的电压脉冲过度驱动线路的传输末端，等价地，在频域内，驱动器通过预加重信号功率谱的高频分量使得线路的低通特性均等化，结果，输出信号的延时和漂移同时减少；为了达到期望的输出电压的速率和电压摆幅，需要确定过驱脉冲的数量、幅度和持续时间，过大的数值或持续时间可能导致线路末端的电压过冲，相反地，不足的数值或持续时间导致产生信号速率没有达到设计要求，基于所要求的输出信号，最优输入信号波形需要通过分析的方法来获得；对于电压模式的信号，因为线路没有终止，所以代表典型接收器的输入阻抗，通过，输出电流可用输出电压来表示；为了从特定输出信号反向得到输入信号的目的，可通过传输矩阵来表示他们之间的关系(也被称为ABCD矩阵)；用式(1)代换，那么式(2)可改写为若ABCD元素的表达式和输出电压已知，那么可通过求解式(2)解析得到输入信号。进一步的，所述步骤b具体为：集中和分布式电路模型可被用来描述芯片内互连的行为，RC-模型是一种低阶电路，其传输矩阵的频域内闭环表达式为这里s是拉普拉斯变换的复合参数；然而，随着互连长度增加和信号转换时间减少，集中模型在建模互连行为方面变得不是很准确，然后，互连需被看做是分布式系统；对于分布式RLC模型，其频域范围内的传输矩阵的闭环表达式如下这里是线路特征阻抗，表示如下是传播常数，是线路的长度R、L和C分别为总的线路电阻、电感和电容；结合式(3)和(5)，依据输出电压，输入电压和电流在频域内表达如下：因此式(8)的解都在“S”域中，逆拉普拉斯变化可用来获得输入电压和电流的时域解；然而，注意式(8)，和表达式包含cosh和sinh函数，其时域的逆拉普拉斯变换不存在，为了得到和的解析解，cosh和sinh函数可用其幂级数的泰勒展开式来替换；用式(6)替代、式(7)替代，并且代入式(10)，那么式(8)可重写为式(11)中的幂级数是s的多项式的无穷和，数值计算显示，对于R、L和C的实际值，式(11)中项的多少和信号频率随着n的增加而单调减少，因此，式(11)可通过只包含有限项多项式(N项和M项)来近似，高阶项在误差允许范围内可以忽略，经过这样的近似之后，式(11)可重新写为这里的系数是从式(11)得到的，并且是以线路的参数来表示同样地，对于，我们有正如从式(13)和式(14)所看到，系统逆变换函数中和的值不仅依赖于线路参数，也依赖于负载阻抗，与特征阻抗相比越小，高阶项在式(12)中越有意义，N和M的值可由误差允许所确定这里s＝j2πf(16)f为信号频率数值例子可用来提供有价值的信息和从误差允许方面来了解所要求的N和M值，以130-nm的CMOS过程为例，最小宽度和最小间隙的中间金属层中1mm长互连总电阻、电感和电容分别计算为285、0.96nH和267fF，信号频率假定为1GHz，接收端的大小假设为0.6m/0.3m；当fF，与fF和pF时相应的误差分别归一化为(0)，对于N和M的值相同时，较大的会增加数值误差，并且因此要求式(12)S的更高阶项。进一步的，所述步骤c具体为：在数字应用中，互连输出电压时是数字脉冲信号，为了求解式(2)和得到互连输入电压和电流的解析解，、和通过闭环表达式分析建模；分段线性模型上升沿的拉普拉斯变换的上升沿为在式(18)中，分母中S项的最高阶为2，将式(18)代入式(12)中，若N和M都不小于2的话，那么输入信号的频域解和中含有项，且，因此非负阶项的逆拉普拉斯变换是delta函数；L-1[sP]＝δ(t)，p≥0(19)和的时域解为和的逆拉普拉斯变换，反过来，和的时域解将包含delta函数，由于delta函数的无限功率谱密度的原因，设计一个能提供这样的电压或电流脉冲的互连驱动器是不可行的；为了得到互连输入信号的实际解，需要以其拉普拉斯变换的分母中包含足够高阶项的方式建模，频域输出电压的一般表达式可重新表达为最高阶为K逆多项式函数将式(20)代入到式(12)，那么输入信号频域的一般表达式为为了避免和时域解的冲击响应，式(21)中的分母的最高阶要比分子的最高阶高K＞NK＞M.(22)为了得到输出电压分母高阶项的一种方法是利用拉普拉斯第n阶时域微分特性，这说明函数的拉普拉斯变换等于其第n阶时域微分的拉普拉斯变换除以利用这个特性，可从的n阶时域微分开始建模，而可以此积分得到因为一阶微分在时域内不连续，二阶微分包含delta函数，这意味着为了完全利用式(23)显示的特性，需为一个函数且其微分在时域内连续；为了连续的目的，那么避免被建模为一个分段线性函数，通过sine和cosine函数来构建，其时域微分分别是sine和cosine函数，因此，所有微分也是由sine和cosine函数组成，这意味着不仅在时域连续，而且其所有的微分也是时域连续的，的连续特性意味着可用sine和cosine函数来首先设计其n阶微分，然后得出和；利用式(24)设计的优势体现在频域上，若的n阶微分是通过sine函数建模的，那么其拉普拉斯变换是与成反比；本文档来自技高网...

【技术保护点】
一种芯片内互联线驱动器预加重功能的优化方法，其特征在于：所述步骤为：a)反向信号分析；b)芯片内互连建模；c)输出电压建模；d)RC分布式线路；e)RLC分布式线路。

【技术特征摘要】
1.一种芯片内互联线驱动器预加重功能的优化方法，其特征在于：所述步骤为：a)反向信号分析；b)芯片内互连建模；c)输出电压建模；d)RC分布式线路；e)RLC分布式线路。2.根据权利要求1所述的芯片内互联线驱动器预加重功能的优化方法，其特征在于：所述步骤a具体为：线路的特征阻抗不受控，并且线路没有终止，驱动器将信号能量耦合到线路，接收器在线路的末端检测输出信号，并且与CMOS逻辑相连；按照常规，驱动器和接收器都是基于CMOS变换器的，因此，输入和输出电压都是数字脉冲，其幅度被限制为“0”和“1”两种逻辑状态，在本配置中，线路末端的最大的边沿变化率是受链路的带宽限制，预加重驱动器能够克服这个缺点，并且提高互连的信号速度和完整性，在时域内，驱动器以比信号摆幅更高的电压脉冲过度驱动线路的传输末端，等价地，在频域内，驱动器通过预加重信号功率谱的高频分量使得线路的低通特性均等化，结果，输出信号的延时和漂移同时减少；为了达到期望的输出电压的速率和电压摆幅，需要确定过驱脉冲的数量、幅度和持续时间，过大的数值或持续时间可能导致线路末端的电压过冲，相反地，不足的数值或持续时间导致产生信号速率没有达到设计要求，基于所要求的输出信号，最优输入信号波形需要通过分析的方法来获得；对于电压模式的信号，因为线路没有终止，所以代表典型接收器的输入阻抗，通过，输出电流可用输出电压来表示；为了从特定输出信号反向得到输入信号的目的，可通过传输矩阵来表示他们之间的关系(也被称为ABCD矩阵)；用式(1)代换，那么式(2)可改写为若ABCD元素的表达式和输出电压已知，那么可通过求解式(2)解析得到输入信号。3.根据权利要求1所述的芯片内互联线驱动器预加重功能的优化方法，其特征在于：所述步骤b具体为：集中和分布式电路模型可被用来描述芯片内互连的行为，RC-模型是一种低阶电路，其传输矩阵的频域内闭环表达式为这里s是拉普拉斯变换的复合参数；然而，随着互连长度增加和信号转换时间减少，集中模型在建模互连行为方面变得不是很准确，然后，互连需被看做是分布式系统；对于分布式RLC模型，其频域范围内的传输矩阵的闭环表达式如下这里是线路特征阻抗，表示如下是传播常数，是线路的长度R、L和C分别为总的线路电阻、电感和电容；结合式(3)和(5)，依据输出电压，输入电压和电流在频域内表达如下：因此式(8)的解都在“S”域中，逆拉普拉斯变化可用来获得输入电压和电流的时域解；然而，注意式(8)，和表达式包含cosh和sinh函数，其时域的逆拉普拉斯变换不存在，为了得到和的解析解，cosh和sinh函数可用其幂级数的泰勒展开式来替换；用式(6)替代、式(7)替代，并且代入式(10)，那么式(8)可重写为式(11)中的幂级数是s的多项式的无穷和，数值计算显示，对于R、L和C的实际值，式(11)中项的多少和信号频率随着n的增加而单调减少，因此，式(11)可通过只包含有限项多项式(N项和M项)来近似，高阶项在误差允许范围内可以忽略，经过这样的近似之后，式(11)可重新写为这里的系数是从式(11)得到的，并且是以线路的参数来表示同样地，对于，我们有正如从式(13)和式(14)所看到，系统逆变换函数中和的值不仅依赖于线路参数，也依赖于负载阻抗，与特征阻抗相比越小，高阶项在式(12)中越有意义，N和M的值可由误差允许所确定这里s＝j2πf(16)f为信号频率数值例子可用来提供有价值的信息和从误差允许方面来了解所要求的N和M值，以130-nm的CMOS过程为例，最小宽度和最小间隙的中间金属层中1mm长互连总电阻、电感和电容分别计算为285、0.96nH和267fF，信号频率假定为1GHz，接收端的大小假设为0.6m/0.3m；当fF，与fF和pF时相应的误差分别归一化为(0)，对于N和M的值相同时，较大的会增加数值误差，并且因此要求式(12)S的更高阶项。4.根据权利要求1所述的芯片内互联线驱动器预加重功能的优化方法，其特征在于：所述步骤c具体为：在数字应用中，互连输出电压时是数字脉冲信号，为了求解式(2)和得到互连输入电压和电流的解析解，、和通过闭环表达式分析建模；分段线性模型上升沿的拉普拉斯变换的上升沿为在式(18)中，分母中S项的最高阶为2，将式(18)代入式(12)中，若N和M都不小于2的话，那么输入信号的频域解和中含有项，且，因此非负阶项的逆拉普拉斯变换是delta函数；L-1[sP]＝δ(t)，p≥0(19)和的时域解为和的逆拉普拉斯变换，反过来，和的时域解将包含delta函数，由于delta函数的无限功率谱密度的原因，设计一个能提供这样的电压或电流脉冲的互连驱动器是不可行的；为了得到互连输入信号的实际解，需要以其拉普拉斯变换的分母中包含足够高阶项的方式建模，频域输出电压的一般表达式可重新表达为最高阶为K逆多项式函数将式(20)代入到式(12)，那么输入信号频域的一般表达式为为了避免和时域解的冲击响应，式(21)中的分母的最高阶要比分子的最高阶高K＞NK＞M.(22)为了得到输出电压分母高阶项的一种方...

【专利技术属性】
技术研发人员：毛蔚，白昀，
申请(专利权)人：白昀，毛蔚，
类型：发明
国别省市：江苏;32