用于接地平面隔离的方法及系统技术方案

本发明专利技术涉及一种系统，其具有各自具有个别接地连接(“Old”HUB GND)的多个电路(210、220、230)。所述系统进一步具有经由相关联的隔离电路(310)而与所述多个电路中的每一电路的每一接地连接相连接的共用接地连接(底盘GND)，其中每一隔离电路具有：NMOS晶体管(Q101)，其具有使所述共用接地连接与相关联的电路的个别接地连接相连接的负载路径，且具有接收激活信号(ACC)的栅极连接；及第一分流电阻器(R103)，其是与所述负载路径并联耦合。

Method and system for ground plane isolation

The invention relates to a system, which has its own individual with ground connection (\Old\ HUB GND) a plurality of circuit (210, 220, 230). The system further with an isolation circuit (310) associated with the plurality of circuit in each circuit of each ground connected to the common ground connection (chassis GND) each, isolation circuit has NMOS transistor (Q101), which has the common ground connecting circuit associated with the individual grounding connection load path, and has received the activation signal (ACC) of the gate; and the first shunt resistor (R103), which is coupled in parallel with the load path.

【技术实现步骤摘要】
【国外来华专利技术】相关专利申请案本申请案主张2014年8月19日申请的共同拥有的第62/039,280号美国临时专利申请案的优先权，所述申请案出于全部目的以引用的方式并入本文中。
本专利技术涉及一种用于(例如)在USB环境中的接地平面隔离的方法及系统。然而，方法及系统可由任何其它应用使用以保护免于非所需电压的不当施加，且因此不限于USB环境。
技术介绍
在自动环境中存在许多电气危险。举例来说，多种自动装置及子系统可直接或间隔产生电磁干扰、电气扰动(例如静电放电)及其它者到供应电压配线中。在自动产业中，尤其最近已引入外部连接器VBAT测试。每一USB兼容端口一般具有4个连接线：Vbus、Gnd、D+及D-。相对高电压可连接到端口中的任一者。在三端口USB系统中，这将需要保护12个单独连接线。用户可能不具有经济的解决方案来保护3xUSB微连接器中的这12条线。由于针对此测试存在多个端口且每个端口存在多个接触件，所以隔离此测试条件的仅有共用连接是通过MOSFET开关隔离整个板接地。最初已测试单个MOSFET隔离方案由此试图使整个模块与接地隔离。不幸的是，归因于模块上的三个功能部分(在一个实施例中是DC-DC转换器、USBHUB组件及其它组件)的相互作用及互连，此解决方案不起作用。可使用类似方法以保护与MCU或任何模拟、数字或接口装置相关联的许多端口。通过检测所述装置的接地回路中的过量电流且将所述装置的输出“箝位”到其本地接地连接，存在保护装置使其免于外部电压暴露的可能性。
技术实现思路
因此，需要改进保护电路。根据实施例，系统可包括各自具有个别接地连接的多个电路，其中系统进一步包括经由相关联的隔离电路与多个电路中的每一电路的每一接地连接相连接的共用接地连接，其中每一隔离电路包括：NMOS晶体管，其具有使共用接地连接与相关联的电路的个别接地连接相连接的负载路径，且具有接收激活信号的栅极连接；及第一分流电阻器，其与负载路径并联耦合。根据进一步实施例，电路中的至少一者可为USB电路。根据进一步实施例，电路中的至少一者可为DC-DC转换器。根据进一步实施例，至少一个隔离电路可进一步包括：PMOS晶体管，其具有在相关联的USB电路的供应电压与使负载路径与个别接地连接耦合的瞬时电压抑制装置之间连接的负载路径；及第二分流电阻器，其是在供应电压与个别接地连接之间耦合。根据进一步实施例，瞬时电压抑制装置可为瞬时电压抑制二极管。根据进一步实施例，系统可进一步包括在PMOS晶体管的栅极与供应电压之间耦合的第一齐纳二极管，及在栅极与共用接地连接之间耦合的第二齐纳二极管。根据进一步实施例，第二齐纳二极管可与电阻器串联连接。根据进一步实施例，电阻器可为与第一齐纳二极管并联耦合。根据进一步实施例，第一分流电阻器可具有在约10kOhm与1MOhm之间的电阻。根据进一步实施例，系统可进一步包括具有与第一分流电阻器耦合的输入的运算放大器，其中运算放大器的输出控制NMOS晶体管。根据进一步实施例，系统可进一步包括具有在NMOS晶体管的栅极与共用接地之间耦合的负载路径的另一NMOS晶体管，其中另一NMOS晶体管的栅极与运算放大器的输出耦合。根据进一步实施例，系统可进一步包括通过OR电路而与另一NMOS晶体管的栅极耦合的多个信号。根据进一步实施例，OR电路可为由与NMOS晶体管的栅极连接的多个二极管形成，其中多个信号中的每一者经馈送到多个二极管中的一者。根据进一步实施例，电路中的至少一者可为USB功率控制器。根据另一实施例，用于集成电路装置的保护电路可包括：NMOS晶体管，其具有使共用接地连接与集成电路装置的个别接地连接相连接的负载路径，且具有接收激活信号的栅极连接；及第一分流电阻器，其与负载路径并联耦合。根据保护电路的进一步实施例，保护电路可进一步包括：PMOS晶体管，其具有在集成电路装置的供应电压与使负载路径与个别接地连接耦合的瞬时电压抑制装置之间连接的负载路径；及第二分流电阻器，其在供应电压与个别接地连接之间耦合。根据保护电路的进一步实施例，保护电路可进一步包括具有与第一分流电阻器耦合的输入的运算放大器，其中运算放大器的输出控制NMOS晶体管。根据保护电路的进一步实施例，保护电路可进一步包括具有在NMOS晶体管的栅极与共用接地之间耦合的负载路径的另一NMOS晶体管，其中另一NMOS晶体管的栅极是与运算放大器的输出耦合。根据保护电路的进一步实施例，保护电路可进一步包括通过OR电路与另一NMOS晶体管的栅极耦合的多个信号。根据保护电路的进一步实施例，OR电路可由与NMOS晶体管的栅极连接的多个二极管形成，其中多个信号中的每一者被馈送到多个二极管中的一者。根据保护电路的进一步实施例，集成电路装置可为USB集线器、USB功率控制器或DC-DC转换器。根据保护电路的进一步实施例，瞬时电压抑制装置可为瞬时电压抑制二极管。根据保护电路的进一步实施例，保护电路可进一步包括在PMOS晶体管的栅极与供应电压之间耦合的第一齐纳二极管，及在栅极与共用接地连接之间耦合的第二齐纳二极管。根据保护电路的进一步实施例，第二齐纳二极管可与电阻器串联连接。根据保护电路的进一步实施例，电阻器可并联耦合到第一齐纳二极管。根据保护电路的进一步实施例，第一分流电阻器可具有约10kOhm或约1MOhm的电阻。根据保护电路的进一步实施例，保护电路可进一步包括多个瞬时电压抑制(TVS)装置，每一TVS装置是在外部连接与相应的个别接地连接之间耦合。附图说明图1展示根据实施例的包括保护电路及USB模块的电路的框图；图2展示USB模块的示范性实施例；图3展示如应用于模块的组件的多种保护电路；图4展示根据实施例的单个保护电路；图5展示针对USB模块的组件的额外保护测量；图6展示保护电路的另一实施例；图7展示保护电路内的额外电路；图8展示保护电路的另一实施例；图9展示眼图。具体实施方式根据多种实施例，接地切换/隔离可用作用于许多类型的装置及模块(尤其在例如例如USB模块的自动应用中)的电路保护/隔离手段。然而，保护电路可应用于包括外部连接器的其它装置及模块。根据多种实施例，接地切换/隔离是防止损害程度的电流流动通过额定电压比测试要求的电压更低的组件的非常经济手段。每一条线的隔离在一些实施例中将另外需要(例如)至少9个单独MOSFET驱动器电路。在下文中，将与USB模块组合讨论保护电路。然而，如上文中所陈述，本专利技术的实施例不限于USB技术，而可被应用于需要保护的多种其它电路。用于自动应用的USB模块可通常包括具有至少一个上游端口及至少一个下游端口的USB集线器，且还可具有一或多个USB充电端口。根据一个实施例，(例如)三个USB连接器在自动USB模块上是外部可存取的，所述三个USB连接器为一个USB数据端口及两个USB充电端口，其各自提供Vbus、Gnd、D+及D-连接。示范性生存测试需要允许机板承受施加(例如)13.5V或更大(取决于应用)于这些连接中的每一者达30秒而不导致起火或火焰。在此暴露之后，含有USBHUB零件及2个其它零件的模块需要正常运行。使用常规零件的未经保护的机板的先前测试可引起导致火焰及烟的失效。一般地说，熔融及输出隔离将是提供保护的明显选择。然而，熔丝太慢且多个MOSFET输出隔离将本文档来自技高网...

【技术保护点】
一种系统，其包括各自具有个别接地连接的多个电路，所述系统进一步包括：共用接地连接，其经由相关联的隔离电路而与所述多个电路中的每一电路的每一接地连接相连接，其中每一隔离电路包括：NMOS晶体管，其具有使所述共用接地连接与相关联的电路的个别接地连接相连接的负载路径，且具有接收激活信号的栅极连接；第一分流电阻器，其是与所述负载路径并联耦合。

【技术特征摘要】
【国外来华专利技术】2014.08.19 US 62/039,280;2015.08.18 US 14/828,8641.一种系统，其包括各自具有个别接地连接的多个电路，所述系统进一步包括：共用接地连接，其经由相关联的隔离电路而与所述多个电路中的每一电路的每一接地连接相连接，其中每一隔离电路包括：NMOS晶体管，其具有使所述共用接地连接与相关联的电路的个别接地连接相连接的负载路径，且具有接收激活信号的栅极连接；第一分流电阻器，其是与所述负载路径并联耦合。2.根据权利要求1所述的系统，其中所述电路中的至少一者是USB电路。3.根据权利要求2所述的系统，其中所述电路中的至少一者是DC-DC转换器。4.根据权利要求3所述的系统，其中至少一个隔离电路进一步包括具有在相关联的USB电路的供应电压与使所述负载路径与所述个别接地连接耦合的瞬时电压抑制装置之间连接的负载路径的PMOS晶体管，及在所述供应电压与所述个别接地连接之间耦合的第二分流电阻器。5.根据权利要求4所述的系统，其中所述瞬时电压抑制装置是瞬时电压抑制二极管。6.根据权利要求4所述的系统，其进一步包括在所述PMOS晶体管的栅极与所述供应电压之间耦合的第一齐纳二极管，及在所述栅极与所述共用接地连接之间耦合的第二齐纳二极管。7.根据权利要求6所述的系统，其中所述第二齐纳二极管与电阻器串联连接。8.根据权利要求6所述的系统，其中电阻器并联耦合到所述第一齐纳二极管。9.根据权利要求1所述的系统，其中所述第一分流电阻器具有在约10kOhm与1MOhm之间的电阻。10.根据权利要求1所述的系统，其进一步包括具有与所述第一分流电阻器耦合的输入的运算放大器，其中所述运算放大器的输出控制所述NMOS晶体管。11.根据权利要求10所述的系统，其进一步包括具有在所述NMOS晶体管的所述栅极与共用接地之间耦合的负载路径的另一NMOS晶体管，其中所述另一NMOS晶体管的所述栅极与所述运算放大器的所述输出耦合。12.根据权利要求11所述的系统，进一步包括通过OR电路而与所述另一NMOS晶体管的所述栅极耦合的多个信号。13.根据权利要求12所述的系统，其中所述OR电路是由与所述NMOS晶体管的所述栅极连接的多个二极管形成，其中...

【专利技术属性】
技术研发人员：E·卡瓦姆，L·克恩，
申请(专利权)人：密克罗奇普技术公司，
类型：发明
国别省市：美国;US