显示面板和显示装置制造方法及图纸

本申请公开了一种显示面板和显示装置，该显示面板包括阵列基板，该阵列基板包括第一扇出区域和第二扇出区域；第一多路选通模块和第二多路选通模块；驱动芯片包括沿第二方向设置的第一输出引脚区、第二输出引脚区和第三输出引脚区，第一输出引脚通过第一扇出引线与第一多路选通器电连接，第一多路选通器与部分数据线电连接；第三输出引脚通过第二扇出引线与第二多路选通器连接，第二多路选通器与其余的数据线电连接；第二输出引脚与第一多路选通器和第二多路选通器电连接。上述显示面板内中的各扇出区域、多路选通模块以及驱动在芯片中各输出引脚区的设置方式可以降低第一扇出区域和第二扇出区域沿第一方向的高度，实现了显示面板的窄边框设计。

Display panel and display device

The invention discloses a display panel and a display device, the display panel includes an array substrate, the array substrate includes a first region and a second region fanout fanout; the first multiplexer module and second multiplexer module; the drive chip includes a first output pin, arranged along a second direction second and third output pin output pin first, output pin through the first wire and the first fanout MUX is electrically connected to the first multiplexer device and the data line are electrically connected; third output pins second and more than and 2 of the lead by fanout gating with second MUX electrically connected with the data line the rest of the second and the first output pin; MUX and second MUX electrical connection. The display area, and the multiple fanout panel selection module and driver chip in the output pin of the setting of the area can reduce the first fanout region and the second region along the direction of the first fanout height, the display panel of the narrow frame design.

【技术实现步骤摘要】

本申请涉及显示
，尤其涉及一种显示面板，以及包括该显示面板的显示装置。
技术介绍
在现有的显示面板中，阵列基板是其重要的组成部分。通常，阵列基板可以包括显示区和非显示区，显示区内设有可以控制像素单元用以显示画面的数据线，非显示区设置有驱动芯片以及与其电连接的扇出引线，各扇出引线可以为上述数据线提供显示信号。为了减小非显示区并增大显示区，通常设计各扇出引线朝向驱动芯片集中而构成扇出区域(Fan-out)。但是，由于现有的显示面板中需要设置大量的扇出引线，用于将驱动芯片中的显示信号输出到数据线，因此扇出区域通常占有较大的面积。并且现有的驱动芯片中，用于输出显示信号的输出引脚通常集中设置在驱动芯片的中间区域，这就使得上述扇出区域在沿数据线延伸的方向上需要足够大的高度才可以容纳所有的扇出引线，导致扇出区域在沿数据线延伸的方向上的高度过大，阵列基板上的非显示区的面积增大，不利于窄边框显示面板的设计。
技术实现思路
鉴于现有技术中的上述缺陷，本申请实施例提供一种显示面板和包括该显示面板的显示装置，来解决以上
技术介绍
部分提到的技术问题。为了实现上述目的，第一方面，本申请实施例提供了一种显示面板，包括阵列基板，该阵列基板包括：衬底基板，该衬底基板包括显示区和非显示区，上述显示区包括沿第一方向延伸的多条数据线；上述非显示区包括：沿第二方向设置的第一扇出区域和第二扇出区域，上述第一扇出区域设有多条第一扇出引线，上述第二扇出区域设有多条第二扇出引线，其中，第二方向与上述第一方向垂直；沿上述第二方向设置的第一多路选通模块和第二多路选通模块，上述第一多路选通模块包括多个第一多路选通器，上述第二多路选通模块包括多个第二多路选通器；上述显示面板还包括驱动芯片，该驱动芯片包括沿上述第二方向设置的第一输出引脚区、第二输出引脚区和第三输出引脚区，上述第一输出引脚区设有多个第一输出引脚，上述第二输出引脚区设有多个第二输出引脚，上述第三输出引脚区设有多个第三输出引脚；其中，上述各第一输出引脚通过上述第一扇出引线与上述第一多路选通器电连接，上述第一多路选通器与部分数据线电连接；上述各第三输出引脚通过上述第二扇出引线与上述第二多路选通器连接，上述第二多路选通器与其余的数据线电连接；上述各第二输出引脚与各上述第一多路选通器和上述第二多路选通器电连接，以使上述第一多路选通器和第二多路选通器控制上述数据线的选通。在本申请的一些可实现方式中，上述非显示区设有多条时钟信号线，该多条时钟信号线设置于上述第一多路选通模块和上述第二多路选通模块之间，上述各第二输出引脚通过上述时钟信号线电连接至上述第一多路选通器和第二多路选通器。在本申请的一些可实现方式中，上述驱动芯片包括沿所述第二方向延伸的第一边和第二边，第一边为上述驱动芯片靠近上述显示区的一边，第二边为上述驱动芯片远离上述显示区的一边；上述第一输出引脚区、第二输出引脚区和第三输出引脚区设置在上述第一边；上述驱动芯片还包括输入引脚区，该输入引脚区包括多个输入引脚，上述输入引脚区设置在第二边，用于从外部电路接收显示信号。在本申请的一些可实现方式中，上述驱动芯片远离显示区的一侧设有第一柔性电路板，各输入引脚通过第一柔性电路板与外部电路电连接。在本申请的一些可实现方式中，上述各第一多路选通器包括多个第一薄膜晶体管，上述各第二多路选通器包括多个第二薄膜晶体管；上述第一薄膜晶体管的栅极与上述时钟信号线一一对应电连接，上述第一薄膜晶体管的第一极与上述第一扇出引线电连接，上述第一薄膜晶体管的第二极与上述数据线电连接；上述第二薄膜晶体管的栅极与上述时钟信号线一一对应电连接，上述第二薄膜晶体管的第一极与上述第二扇出引线电连接，上述第二薄膜晶体管的第二极与上述数据线电连接。在本申请的一些可实现方式中，所述阵列基板还包括多个像素，各像素包括第一子像素、第二子像素和第三子像素；上述多条数据线包括第一数据线、第二数据线和第三数据线，其中，第一数据线与上述第一子像素电连接，第二数据线与上述第二子像素电连接，第三数据线与上述第三子像素电连接；上述多个第一薄膜晶体管包括第一子薄膜晶体管、第二子薄膜晶体管和第三子薄膜晶体管，上述多个第二薄膜晶体管包括第四子薄膜晶体管、第五子薄膜晶体管和第六子薄膜晶体管，其中，第一子薄膜晶体管的第二极和第四子薄膜晶体管的第二极各自与一条上述第一数据线电连接，第二子薄膜晶体管的第二极和第五子薄膜晶体管的第二极各自与一条上述第二数据线电连接，第三子薄膜晶体管的第二极和第六子薄膜晶体管的第二极各自与一条上述第三数据线电连接；上述多条时钟信号线包括第一时钟信号线、第二时钟信号线和第三时钟信号线，上述第一子薄膜晶体管的栅极和第四子薄膜晶体管的栅极与上述第一时钟信号线电连接，上述第二子薄膜晶体管的栅极和第五子薄膜晶体管的栅极与上述第二时钟信号线电连接，上述第三子薄膜晶体管的栅极和第六子薄膜晶体管的栅极与上述第三时钟信号线电连接；上述驱动芯片为第一时钟信号线提供第一时钟信号，上述驱动芯片为第二时钟信号线提供第二时钟信号，上述驱动芯片为第三时钟信号线提供第三时钟信号；上述第一子薄膜晶体管的第一极，第二子薄膜晶体管的第一极，以及第三子薄膜晶体管的第一极与同一条上述第一扇出引线电连接；上述第四子薄膜晶体管的第一极，第五子薄膜晶体管的第一极，以及第六子薄膜晶体管的第一极与同一条上述第二扇出引线电连接。在本申请的一些可实现方式中，上述第一多路选通模块与第二多路选通模块沿第二方向具有间隙，所述间隙的宽度为a，且满足a小于或等于500μm。在本申请的一些可实现方式中，在第二方向上，上述第一输出引脚区与驱动芯片的边缘的最小距离为b，上述第三输出引脚区与驱动芯片的边缘的最小距离为c，且满足b和c均小于3.5mm。在本申请的一些可实现方式中，上述非显示区还包括沿第二方向设置的第三扇出区域和第四扇出区域，第三扇出区域设有多条第三扇出引线，第四扇出区域设有多条第四扇出引线；上述第一多路选通器通过第三扇出引线与部分数据线电连接，上述第二多路选通器通过第四扇出引线与其余的数据线电连接。在本申请的一些可实现方式中，上述显示面板还包括第二柔性线路板，上述驱动芯片通过上述第二柔性电路板绑定在上述阵列基板上；各第一输出引脚通过第二柔性电路板与上述第一扇出引线电连接，上述第一扇出引线通过第一多路选通器与部分数据线电连接；各第三输出引脚通过第二柔性电路板与上述第二扇出引线电连接，上述第二扇出引线通过第二多路选通器与其余的数据线电连接；各第二输出引脚通过第二柔性电路板与各上述第一多路选通器和第二多路选通器电连接，以使上述第一多路选通器和第二多路选通器控制数据线的选通。第二方面，本申请实施例还提供了一种显示装置，包括上述的显示面板。本申请实施例提供的显示面板，其中的衬底基板包括显示区和非显示区，显示区内设有多条沿第一方向延伸的数据线，非显示区内设有沿第二方向设置的第一扇出区域、第二扇出区域，沿第二方向设置的第一多路选通模块和第二多路选通模块，该显示面板还包括包含沿第二方向依次设置的第一输出引脚区、第二输出引脚区和第三输出引脚区的驱动芯片，其中的第一输出引脚区的第一输出引脚通过设置在第一扇出区域的第一扇出引线与设置在第一多路选通模块的第一多路选通器本文档来自技高网...

【技术保护点】
一种显示面板，其特征在于，包括：阵列基板，所述阵列基板包括：衬底基板，所述衬底基板包括显示区和非显示区，所述显示区包括沿第一方向延伸的多条数据线；所述非显示区包括：沿第二方向设置的第一扇出区域和第二扇出区域，所述第一扇出区域设有多条第一扇出引线，所述第二扇出区域设有多条第二扇出引线，其中，所述第二方向与所述第一方向垂直；沿所述第二方向设置的第一多路选通模块和第二多路选通模块，所述第一多路选通模块包括多个第一多路选通器，所述第二多路选通模块包括多个第二多路选通器；所述显示面板还包括：驱动芯片，所述驱动芯片包括沿所述第二方向设置的第一输出引脚区、第二输出引脚区和第三输出引脚区，所述第一输出引脚区设有多个第一输出引脚，所述第二输出引脚区设有多个第二输出引脚，所述第三输出引脚区设有多个第三输出引脚；其中，各所述第一输出引脚通过所述第一扇出引线与所述第一多路选通器电连接，所述第一多路选通器与部分所述数据线电连接；各所述第三输出引脚通过所述第二扇出引线与所述第二多路选通器电连接，所述第二多路选通器与其余的所述数据线电连接；各所述第二输出引脚与各所述第一多路选通器和所述第二多路选通器电连接，以使所述第一多路选通器和所述第二多路选通器控制所述数据线的选通。...

【技术特征摘要】
1.一种显示面板，其特征在于，包括：阵列基板，所述阵列基板包括：衬底基板，所述衬底基板包括显示区和非显示区，所述显示区包括沿第一方向延伸的多条数据线；所述非显示区包括：沿第二方向设置的第一扇出区域和第二扇出区域，所述第一扇出区域设有多条第一扇出引线，所述第二扇出区域设有多条第二扇出引线，其中，所述第二方向与所述第一方向垂直；沿所述第二方向设置的第一多路选通模块和第二多路选通模块，所述第一多路选通模块包括多个第一多路选通器，所述第二多路选通模块包括多个第二多路选通器；所述显示面板还包括：驱动芯片，所述驱动芯片包括沿所述第二方向设置的第一输出引脚区、第二输出引脚区和第三输出引脚区，所述第一输出引脚区设有多个第一输出引脚，所述第二输出引脚区设有多个第二输出引脚，所述第三输出引脚区设有多个第三输出引脚；其中，各所述第一输出引脚通过所述第一扇出引线与所述第一多路选通器电连接，所述第一多路选通器与部分所述数据线电连接；各所述第三输出引脚通过所述第二扇出引线与所述第二多路选通器电连接，所述第二多路选通器与其余的所述数据线电连接；各所述第二输出引脚与各所述第一多路选通器和所述第二多路选通器电连接，以使所述第一多路选通器和所述第二多路选通器控制所述数据线的选通。2.根据权利要求1所述的显示面板，其特征在于，所述非显示区设有多条时钟信号线，所述多条时钟信号线设置于所述第一多路选通模块和所述第二多路选通模块之间，各所述第二输出引脚通过所述时钟信号线电连接至所述第一多路选通器和所述第二多路选通器。3.根据权利要求1所述的显示面板，其特征在于，所述驱动芯片包括沿所述第二方向延伸的第一边和第二边，所述第一边为所述驱动芯片靠近所述显示区的一边，所述第二边为所述驱动芯片远离所述显示区的一边；所述第一输出引脚区、第二输出引脚区和第三输出引脚区设置在所述第一边；所述驱动芯片还包括输入引脚区，所述输入引脚区包括多个输入引脚，所述输入引脚区设置在所述第二边，用于从外部电路接收显示信号。4.根据权利要求3所述的显示面板，其特征在于，所述驱动芯片远离所述显示区的一侧设有第一柔性电路板，各所述输入引脚通过所述第一柔性电路板与所述外部电路电连接。5.根据权利要求2所述的显示面板，其特征在于，各所述第一多路选通器包括多个第一薄膜晶体管，各所述第二多路选通器包括多个第二薄膜晶体管；所述第一薄膜晶体管的栅极与所述时钟信号线一一对应电连接，所述第一薄膜晶体管的第一极与所述第一扇出引线电连接，所述第一薄膜晶体管的第二极与所述数据线电连接；所述第二薄膜晶体管的栅极与所述时钟信号线一一对应电连接，所述第二薄膜晶体管的第一极与所述第二扇出引线电连接，所述第二薄膜晶体管的第二极与所述数据线电连接。6.根据权利要求5所述的显示面板，其特征在于，所述阵列基板还包括多个像素，各所述像素包括第一子像素、第二子像素和第三子像素；所述多条数据线包括第一数据线、第二数据线和第三数据线，其中，所述第一数据线与所述第一子像素电连接，所述第二数据线与所述...

【专利技术属性】
技术研发人员：相春平，张磊，周秀峰，
申请(专利权)人：厦门天马微电子有限公司，天马微电子股份有限公司，
类型：新型
国别省市：福建;35