一种两侧滑窗取平均一维检测的FPGA实现方法技术

本发明专利技术提供了一种两侧滑窗取平均一维检测的FPGA实现方法，所述方法包括：步骤1：输入原始数据，并对雷达工作参数进行设置；步骤2：对步骤1输入的原始数据进行处理；步骤3：对步骤2的处理结果进行对比验证。本发明专利技术有效的解决了雷达信号处理系统工作重频大，处理点数多与DSP芯片处理速度不足的矛盾，用FPGA设计实现了两侧滑窗取平均的一维检测，已经在实际工程中进行了验证，取得了良好的效果，具有较强的实用性和通用性，对以后的类似设计具有一定的指导意义。

A FGPA implementation method for two dimensional sliding window averaging

The invention provides a sliding window on both sides of average FPGA dimensional detection method, the method comprises the following steps: Step 1: input the original data, and the radar parameters are set; step 2: the processed raw data of 1 step input; step 3: Step 2 were compared with the results of verification. The invention can effectively solve the radar signal processing system working frequency, processing and processing DSP chip multi points contradiction of insufficient speed, design and implementation of FPGA with one-dimensional sliding window averaging on both sides of the detection were verified to have been in the actual project, and achieved good results, has strong practicality and versatility which has a certain guiding significance for the future design of similar.

【技术实现步骤摘要】

本专利技术涉及雷达信号处理领域，具体涉及一种两侧滑窗取平均一维检测的FPGA实现方法。
技术介绍
对于如今的雷达信号处理系统，普遍采用FPGA加DSP的处理架构，大多数雷达信号处理采用先做距离向脉压，再做方位向脉压即积累后再进行二维检测的处理方式，FPGA做完距离向脉压和积累后将数据传给DSP，由DSP进行检测和后续的处理。但对于本专利技术中的雷达，天线转速较快，波束较窄，积累后的结果检测不到目标，所以采用对距离向脉压结果直接进行一维检测的方法，能够获得较好的检测效果。对于做二维检测算法的雷达信号处理系统，几十个甚至几百个雷达重复周期进行一次检测，检测周期较长，对于算法实现的速度要求较低；而对于本专利技术中的一维检测，需要每个重复周期进行一次检测，检测周期短，检测点数大，对于处理速度的要求远高于二维检测。随着FPGA设计技术的不断发展和芯片规模的不断扩大，用FPGA实现复杂信号处理算法成为了一种必然趋势，相比于DSP，FPGA在速度和资源两方面存在着很大的优势。由于大规模集成电路，特别是可编程逻辑器件FPGA的高速发展，如今的雷达信号处理系统，越来越多的采用FPGA进行复杂的信号处理接口控制和算法设计。FPGA有着内部资源多，工作稳定可靠，速度快的优势，针对本专利技术中的具体情况，如果使用DSP实现一维检测，存在着以下困难：每个重复周期要对距离向脉压结果进行一维检测，检测周期短，数据量过大，在如此短的时间对如此大量的数据进行检测，还要同时进行其他的数据处理，处理速度是DSP难以承受的。
技术实现思路
针对上述问题，本专利技术根据一维检测基本原理，提供一种两侧滑窗取平均一位检测的FPGA实现方法，该方法有效的解决了进行一位检测的雷达信号处理系统检测周期短，检测数据量大与DSP芯片处理速度不够的矛盾，经过在具体工程中的验证，实际检测结果与理论仿真结果一致，各项指标均达到了雷达信号处理的要求，效果理想。根据本专利技术的一个方面，提供了一种两侧滑窗取平均一维检测的FPGA实现方法，所述方法包括：步骤1：输入原始数据，并对雷达工作参数进行设置：该步骤根据一维检测基本原理，用matlab模拟雷达信号处理实际工作流程，将原始数据输入，并根据实际情况对雷达进行工作参数的设置。步骤2：对步骤1输入的原始数据进行处理；步骤3：对步骤2的处理结果进行对比验证：该步骤将FPGA的处理结果与理论仿真结果进行对比，从而验证FPGA设计的正确性。进一步的，在所述步骤1中，输入的原始数据为基带信号，设置的雷达工作参数具体如下：采样率为40MHz，基带信号带宽包括20MHz和10MHz两种，其中带宽20MHz的信号包括2us脉宽和20us脉宽两种，带宽10MHz的信号脉宽为80us。进一步的，在所述步骤2中，对步骤1输入的原始数据进行处理具体为：对输入的原始数据进行距离脉压运算，然后对距离脉压运算后的数据进行一维检测。进一步的，对距离脉压运算后的数据进行一维检测具体分为四个步骤：2.1、对距离脉压运算后的数据进行求模处理，2.2、对求模处理后的数据进行背景单元数据累加，2.3、对背景单元数据累加的结果进行处理从而得到比较值，2.4、将求模处理后的模值与所述比较值进行比较。进一步的，2.1、对距离脉压运算后的数据进行求模处理具体为：进行完距离脉压运算后的数据为32位浮点格式，每个数据为实部虚部各32位浮点数；在FPGA中需要进行以下三步：首先实部和虚部分别进行乘方运算，然后实部与虚部乘方的结果进行相加，最后对相加的结果进行开方，得到的结果即为32位浮点实数，即每个脉压数据的模值。进一步的，求模处理后，将得到的每个脉压数据的模值存入ram中暂存以便在步骤2.4中与比较值进行比较。进一步的，2.2、对求模处理后的数据进行背景单元数据累加具体为：将每个点背景单元的数据进行加法运算，因为一共有8192个点数据，所以需要依次运算第1到第8个点数据之和，第2到第9个点数据和，第3到第10个点数据之和，一直到第8185到第8192点数据之和，共8185个计算值；为使FPGA能够实现流水处理，采取以下方法：由于一共需要做3步加法，因此调用3个加法器；第一个加法器的输入端分别为原始的8192个求模之后的模值和原始8192个模值延时一个时钟周期后的模值，这样两者相加就可以得到第1个模值与第2个模值的和，第2个模值与第3个模值的和，一直到第8191个模值与第8192个模值的和，共8191个值；按此原理，第二个加法器的输入端分别为第一个加法器输出的8191个值和输出8191个值延时两个时钟周期后的值，这样两者相加就可以得到第1到第4个模值的和，第2到第5个模值的和，一直到第8189到8192个模值的和，共8189个值；第三个加法器的输入端分别为第二个加法器输出的8189个值和输出8189个值延时四个时钟周期的值，这样两者相加就可以得到第1到第8个模值的和，第2到第9个模值的和，一直到第8185到8192个模值的和，共8185个计算值；因为8192点数据中两端的数据只有单侧背景单元，中间的数据才有两侧背景单元，第一个点的背景单元为除去右侧20个点保护单元的第22点到29点，直到第29个点才有两侧的背景单元，与此类似，右端28点数据和左端28点数据只有单侧的背景单元；采取以下方法求取每个点的背景单元和：再调用一个加法器，输入分别为上述第三个加法器得到的8185个值以及将此8185个值延时49个时钟周期后的值，得到的结果舍去前后各21个值，正好得到8192个值，即为第1到第8192个点数据的背景单元数据的累加和。进一步的，2.3、对背景单元数据累加的结果进行处理从而得到比较值具体为：对背景单元数据累加结果求取平均值，然后与检测门限相乘，从而得到比较值。进一步的，2.4、将求模后的模值与所述比较值进行比较具体为：调用FPGA内部的比较器，比较器的两个输入分别为8192点的模值和对应的比较值；如果模值大于等于比较值，则保留模值；否则，如果模值小于比较值，则该位置的模值用0代替；被保留下的模值对应的数据即为被检测出的目标数据。根据上述技术方案，本专利技术的有益效果包括：1、本专利技术基于一维检测原理，根据项目实际情况，有针对性的设计了适合本项目的两侧滑窗取平均的检测方法，并用FPGA编程实现了预定设计，通过理论仿真，FPGA代码功能仿真和板级测试，验证了该设计的正确性，指标达到了要求，完成了对带宽20MHz、脉宽2us，带宽20MHz、脉宽20us，带宽10MHz、脉宽80us三种基带信号的一维检测。2、本专利技术有效的解决了雷达信号处理系统工作重频大，处理点数多与DSP芯片处理速度不足的矛盾，用FPGA设计实现了两侧滑窗取平均的一维检测，已经在实际工程中进行了验证，取得了良好的效果，具有较强的实用性和通用性，对以后的类似设计具有一定的指导意义。附图说明图1为带宽20MHz、脉宽2us基带信号脉压结果；图2为带宽20MHz、脉宽2us基带信号一维检测结果；图3为带宽20MHz、脉宽2us基带信号FPGA功能仿真结果；图4为带宽20MHz、脉宽20us基带信号脉压结果；图5为带宽20MHz、脉宽20us基带信号一维检测结果；图6为带宽20MHz、脉宽20us基带信号FPGA功能仿真结果；图7为带宽本文档来自技高网...

【技术保护点】
一种两侧滑窗取平均一维检测的FPGA实现方法，其特征在于，所述方法包括：步骤1：输入原始数据，并对雷达工作参数进行设置：该步骤根据一维检测基本原理，用matlab模拟雷达信号处理实际工作流程，将原始数据输入，并根据实际情况对雷达进行工作参数的设置；步骤2：对步骤1输入的原始数据进行处理；步骤3：对步骤2的处理结果进行对比验证：该步骤将FPGA的处理结果与理论仿真结果进行对比，从而验证FPGA设计的正确性。

【技术特征摘要】
1.一种两侧滑窗取平均一维检测的FPGA实现方法，其特征在于，所述方法包括：步骤1：输入原始数据，并对雷达工作参数进行设置：该步骤根据一维检测基本原理，用matlab模拟雷达信号处理实际工作流程，将原始数据输入，并根据实际情况对雷达进行工作参数的设置；步骤2：对步骤1输入的原始数据进行处理；步骤3：对步骤2的处理结果进行对比验证：该步骤将FPGA的处理结果与理论仿真结果进行对比，从而验证FPGA设计的正确性。2.如权利要求1所述的方法，其特征在于，在所述步骤1中，输入的原始数据为基带信号，设置的雷达工作参数具体如下：采样率为40MHz，基带信号带宽包括20MHz和10MHz两种，其中带宽20MHz的信号包括2us脉宽和20us脉宽两种，带宽10MHz的信号脉宽为80us。3.如权利要求1所述的方法，其特征在于，在所述步骤2中，对步骤1输入的原始数据进行处理具体为：对输入的原始数据进行距离脉压运算，然后对距离脉压运算后的数据进行一维检测。4.如权利要求3所述的方法，其特征在于，对距离脉压运算后的数据进行一维检测具体分为四个步骤：2.1、对距离脉压运算后的数据进行求模处理，2.2、对求模处理后的数据进行背景单元数据累加，2.3、对背景单元数据累加的结果进行处理从而得到比较值，2.4、将求模处理后的模值与所述比较值进行比较。5.如权利要求4所述的方法，其特征在于，2.1、对距离脉压运算后的数据进行求模处理具体为：进行完距离脉压运算后的数据为32位浮点格式，每个数据为实部虚部各32位浮点数；在FPGA中需要进行以下三步：首先实部和虚部分别进行乘方运算，然后实部与虚部乘方的结果进行相加，最后对相加的结果进行开方，得到的结果即为32位浮点实数，即每个脉压数据的模值。6.如权利要求5所述的方法，其特征在于，求模处理后，将得到的每个脉压数据的模值存入ram中暂存以便在步骤2.4中与比较值进行比较。7.如权利要求4所述的方法，其特征在于，2.2、对求模处理后的数据进行背景单元数据累加具体为：将每个点背景单元的数据进行加法运算，因为一共有8192个点数据，所以需要依次运算第1到第8个点数据之和，第2到第9个点数据和，第3到第...

【专利技术属性】
技术研发人员：高嵩，李明涛，陈燕丽，
申请(专利权)人：北京华航无线电测量研究所，
类型：发明
国别省市：北京;11