双倍数据率门控方法与装置制造方法及图纸

本发明专利技术提供一种双倍数据率门控方法与装置，该双倍数据率门控方法应用于一存储器控制器，该双倍数据率门控方法包含：从存储器控制器输出一送出时钟信号至存储器、且自该存储器接收对应于该送出时钟信号的一回程时钟信号，其中该回程时钟信号用来作为该存储器控制器对该存储器的数据读取操作的参考；以及提供一参考信号予该存储器控制器的一输入级，以通过该输入级的单端接收产生门控相关信息，以供于采样该回程时钟信号时进行门控，且藉助于该输入级的该单端接收来扩展该回程时钟信号的一前文的时间，以供增加该前文的一检测余裕。

【技术实现步骤摘要】

本专利技术有关于存储器存取控制(MemoryAccessControl)，尤指一种双倍数据率门控(DoubleDataRateGating,DDRGating)方法以及相关的双倍数据率门控装置。
技术介绍
依据相关技术，用于一双倍数据率(DoubleDataRate,DDR)存储器的一传统的存储器控制器通常有些问题。例如：该传统的存储器控制器需要额外的后同步封闭电路(PostambleClosureCircuit)来结束一数据选通(DataStrobe)信号的门控(Gating)。另外，该传统的存储器控制器的前文检测余裕(PreambleDetectionMargin)很短，且尤其是只有1T的时间。此外，针对上述的门控，该传统的存储器控制器缺少即时检测。因此，需要一种新颖的方法来提升存储器存取控制的效能。
技术实现思路
本专利技术的一目的在于提供一种双倍数据率门控(DoubleDataRateGating，可简称为“DDR门控”)方法及相关的DDR门控装置，以解决上述问题。本专利技术的一目的在于提供一种DDR门控方法及相关的DDR门控装置，以提升存储器存取控制(MemoryAccessControl)的效能。本专利技术的较佳实施例中提供一种DDR门控方法，该DDR门控方法应用于一存储器控制器，该DDR门控方法包含有下列步骤：从该存储器控制器输出一送出时钟(OutwardClock)信号至一存储器、且自该存储器接收对应于该送出时钟信号的一回程时钟(BackwardClock)信号，其中该存储器控制器与该存储器设置于一电子装置中，以及该回程时钟信号用来作为该存储器控制器对该存储器的一数据读取操作的参考；以及提供一参考信号至该存储器控制器的一输入级，以通过该输入级的单端接收(SingleEndedReceiving)产生门控相关信息(Gating-relatedInformation)，以供于采样该回程时钟信号时进行门控，且藉助于该输入级的该单端接收来扩展(Enlarge)该回程时钟信号的一前文(Preamble)的时间，以供增加该前文的一检测余裕(DetectionMargin)。本专利技术的较佳实施例中提供一种DDR门控装置，该DDR门控装置包含一电子装置的至少一部分，该DDR门控装置包含有：一存储器控制器，用来控制一存储器，其中该存储器控制器与该存储器设置于一电子装置中。尤其是，该存储器控制器包含：一输入级；一存取控制(AccessControl)电路，耦接至该输入级；以及一余裕控制(MarginControl)电路，耦接至该输入级与该存取控制电路。该输入级用来接收至少一信号。另外，该存取控制电路用来从该存储器控制器输出一送出时钟信号至一存储器，其中该存取控制电路控制该输入级，以自该存储器接收对应于该送出时钟信号的一回程时钟信号，以及该回程时钟信号用来作为该存储器控制器对该存储器的一数据读取操作的参考。此外，该余裕控制电路用来提供一参考信号至该存储器控制器的一输入级，以通过该输入级的单端接收产生门控相关信息，以供于采样该回程时钟信号时进行门控，且藉助于该输入级的该单端接收来扩展该回程时钟信号的一前文的时间，以供增加该前文的一检测余裕。本专利技术的好处之一是，本专利技术的DDR门控方法与装置能提升存储器存取控制的效能。例如：本专利技术的DDR门控方法与DDR门控装置可增加前文检测余裕(PreambleDetectionMargin)、并且可针对某些类型的存储器(诸如LPDDR3的类型)提供即时检测，其中本专利技术的DDR门控方法与DDR门控装置不需要上述额外的后同步封闭电路。相较于相关技术，本专利技术的DDR门控方法与DDR门控装置能在不造成额外的副作用的状况下提升电子装置的效能。尤其是，依据本专利技术的DDR门控方法与DDR门控装置所实现的电子装置不会有整个硬件架构过大的问题、也不会有整个硬件架构过于复杂的问题。附图说明图1为依据本专利技术一第一实施例的一种双倍数据率门控(DoubleDataRateGating，可简称为“DDR门控”)装置的示意图。图2为依据本专利技术一实施例的一种DDR门控方法的流程图。图3绘示图2所示的该DDR门控方法于一实施例中所涉及的一回程时钟门控方案。图4绘示图2所示的该DDR门控方法于另一实施例中所涉及的一回程时钟门控方案。图5绘示图1所示的余裕控制电路于一实施例中所涉及的一门控模块。图6绘示图2所示的该DDR门控方法于一实施例中所涉及的一前文检测余裕(PreambleDetectionMargin)控制方案，其中该前文检测余裕控制方案可增加前文的检测余裕。图7绘示图2所示的该DDR门控方法于一实施例中所涉及的一即时追踪(RealTimeTracing)控制方案。图8绘示图1所示的存储器控制器于一实施例中所涉及的一输入输出电路、以及相关电路。【附图符号说明】50存储器100存储器控制器105输入输出模块110存取控制电路120余裕控制电路200双倍数据率门控方法210输出送出时钟信号与接收回程时钟信号的步骤220提供参考信号以通过单端接收产生门控相关信息且扩展前文时间的步骤710,720输入输出电路710D,720D驱动器710R,720R接收器712,722裸芯上终端电阻器714,724切换单元716,726切换控制信号CKout送出时钟信号CKback回程时钟信号DQS,DQS1,DQSa,DQS+,DQS-数据选通信号GATE门控信号REF参考信号TARGET,A,B过采样点具体实施方式图1为依据本专利技术一第一实施例的一种双倍数据率门控(DoubleDataRateGating，可简称为“DDR门控”)装置的示意图，其中该DDR门控装置可包含一电子装置的至少一部分(例如：一部分或全部)。例如：该DDR门控装置可包含该电子装置的一控制电路，诸如以一集成电路(IntegratedCircuit,IC)来实现的控制电路。又例如：该DDR门控装置可包含该电子装置的全部，诸如该电子装置本身。又例如：该DDR门控装置可为包含该电子装置的一系统，诸如一计算机系统。该电子装置的例子可包含(但不限于)：个人计算机(PersonalComputer)、外接式储存设备(例如：外接式硬式磁盘机)、或个人计算机的内部模块。如图1所示，该DDR门控装置可包含：一存储器控制器100，用来控制一存储器50诸如一双倍数据率同步动态随机存取存储器(DoubleDataRateSynchronousDynamicRandomAccessMemory，可简称为“DDRSDRAM”)，其中存储器控制器100与存储器50设置于该电子装置中。例如：存储器控制器100与存储器50可分别以半导体芯片来实施。尤其是，存储器控制器100的一输入输出模块105的多个端子分别耦接至存储器50的一输入输出模块的多个端子。关于各种类型的“DDRSDRAM”，诸如DDR2、DDR3、DDR4、LPDDR2(其字头“LP”可代表低功率(LowPower))、LPDDR3等类型的这些DDRSDRAM，其技术可参考相关规格。为了简明起见，这些技术的细节不在此赘述。依据本实施例，存储器控制器100包含：一输入级，位于输入输出模块105中；一存取控制(Acces本文档来自技高网...

【技术保护点】
一种双倍数据率门控方法，该双倍数据率门控方法应用于一存储器控制器，该双倍数据率门控方法包含有下列步骤：从该存储器控制器输出一送出时钟信号至一存储器、且自该存储器接收对应于该送出时钟信号的一回程时钟信号，其中该存储器控制器与该存储器设置于一电子装置中，以及该回程时钟信号用来作为该存储器控制器对该存储器的一数据读取操作的参考；以及提供一参考信号至该存储器控制器的一输入级，以通过该输入级的单端接收产生门控相关信息，以供于采样该回程时钟信号时进行门控，且藉助于该输入级的该单端接收来扩展该回程时钟信号的一前文的时间，以供增加该前文的一检测余裕。

【技术特征摘要】
2015.10.02 TW 1041324771.一种双倍数据率门控方法，该双倍数据率门控方法应用于一存储器控制器，该双倍数据率门控方法包含有下列步骤：从该存储器控制器输出一送出时钟信号至一存储器、且自该存储器接收对应于该送出时钟信号的一回程时钟信号，其中该存储器控制器与该存储器设置于一电子装置中，以及该回程时钟信号用来作为该存储器控制器对该存储器的一数据读取操作的参考；以及提供一参考信号至该存储器控制器的一输入级，以通过该输入级的单端接收产生门控相关信息，以供于采样该回程时钟信号时进行门控，且藉助于该输入级的该单端接收来扩展该回程时钟信号的一前文的时间，以供增加该前文的一检测余裕。2.如权利要求1所述的双倍数据率门控方法，其中来自该存储器的该回程时钟信号被实施成一组差分式数据选通信号，而该存储器控制器通过差分式接收取得一接收后的数据选通信号，其中采样该回程时钟信号藉由采样该接收后的数据选通信号来实施；以及该存储器控制器通过该输入级的该单端接收取得另一接收后的数据选通信号，其中该另一接收后的数据选通信号载有该门控相关信息。3.如权利要求1所述的双倍数据率门控方法，其还包含：产生至少一门控信号，以增加该前文的该检测余裕。4.如权利要求3所述的双倍数据率门控方法，其还包含：依据该至少一门控信号，对该回程时钟信号进行门控，以产生一过滤后的回程时钟信号，以供用来作为该数据读取操作的参考。5.如权利要求4所述的双倍数据率门控方法，其中依据该至少一门控信号对该回程时钟信号进行门控以产生该过滤后的回程时钟信号的步骤还包含：依据该至少一门控信号，对该回程时钟信号进行门控，以避免该回程时钟信号的多个逻辑状态中的任一未知状态出现在该过滤后的回程时钟信号中。6.如权利要求4所述的双倍数据率门控方法，其还包含：于进行该数据读取操作时，依据该过滤后的回程时钟信号，对来自该存
\t储器的一数据信号进行采样，以取得数据。7.如权利要求1所述的双倍数据率门控方法，其还包含：对该回程时钟信号进行至少一过采样操作，以追踪该回程时钟信号于该前文之后的第一个边缘，藉此完成该回程时钟信号的即时追踪。8.如权利要求7所述的双倍数据率门控方法，其中对该回程时钟信号进行该至少一过采样操作以追踪该回程时钟信号于该前文之后的该第一个边缘的步骤还包含：于多个候选过采样点选择一组过采样点，其中该组过采样点为该多个候选过采样点中的多个连续的过采样点；进行分别对应于该组过采样点的一组过采样操作，以取得分别对应于该组过采样点的一组采样结果；以及依据该组采样结果，选择性地更新该组过采样点。9.如权利要求8所述的双倍数据率门控方法，其中该组过采样点包含一目标过采样点以及至少两个后续的过采样点，以及该目标过采样点用来锁定该回程时钟信号于该前文之后的该第一个边缘。10.如权利要求1所述的双倍数据率门控方法，其还包含：对该回程时钟信号进行至少一过采样操作，以追踪该回程时钟信号于该前文之后的第一个边缘，而非使用任一虚设输入输出单元来锁定该回程时钟信号。11.一种双倍数据率门控装置...

【专利技术属性】
技术研发人员：吴志宏，
申请(专利权)人：智原科技股份有限公司，
类型：发明
国别省市：中国台湾;71