一种轨到轨全差分放大器制造技术

本实用新型专利技术提供一种轨到轨全差分放大器，属于低频集成电路技术领域。该电路包括：差分输入和差分输出电路、自偏置电路、尾电流源电路。其特点是：轨到轨差分放大器能够在低电压工作，实现轨到轨的差分输入同时能有效减少工艺、电源电压、温度变化给电路带来的影响，采用自偏置电路消除对偏置电压的需求，很好的抑制共模信号实现高的电压增益。

Rail to rail differential amplifier

The utility model provides a rail to rail differential amplifier, which belongs to the technical field of low frequency integrated circuits. The circuit comprises a differential input and differential output circuit, a self bias circuit and a tail current source circuit. Its characteristics are: rail to rail differential amplifier can work in low voltage, rail to rail influence the implementation of differential input at the same time can effectively reduce the process, supply voltage and temperature variation to the circuit caused by using self bias circuit to eliminate the bias voltage, suppress common mode signals to achieve a good high voltage gain.

【技术实现步骤摘要】

本技术涉及模拟集成电路
，具体为一种轨到轨全差分放大器。
技术介绍
随着晶体管尺寸的减少，集成电路的规模和可靠性问题促使电源电压降低，伴随尺寸减小不仅电源会产生影响同时工艺以及温度也会产生很大影响。同时，随着可移动设备的快速发展及应用，低电压、低功耗的产品需求日益增大，对应的电路备受关注。低电源电压对工艺和电路结构的要求更加高。集成运算放大器是模拟集成电路设计中的基本单元，广泛地应用于各种模拟和和混合信号系统中。
技术实现思路
基于上述原因本技术的目的在于是提供一种轨到轨差分放大器，使运算放大器能够在低电压下工作，实现轨到轨的输入同时能有效减少工艺、电源电压、温度变化给电路带来的影响，采用自偏置电路消除对偏置电压的需求，很好的抑制共模信号实现高的电压增益。技术方案如下：一种轨到轨全差分放大器，包括差分输入和差分输出电路，所述差分输入和差分输出电路包括构成差分输入对的PMOS管P1和PMOS管P12，以及构成另一差分输入对的NMOS管N1和NMOS管N12；PMOS管P1和NMOS管N1的栅极同时连接正端输入信号，PMOS管P12和NMOS管N12的栅极同时连接负端输入信号；还包括电容C1，以及栅极同时连接到电容C1下极板的PMOS管P2、PMOS管P4、NMOS管N2和NMOS管N4，PMOS管P2源级接电源，PMOS管P2的漏极和PMOS管P4的源极同时连接到NMOS管N1的漏极，PMOS管P4和NMOS管N2的漏极同时连接到电容C1的上极板，NMOS管N2的源极和NMOS管N4的漏极同时连接到PMOS管P1的漏极，NMOS管N4的源极接地；还包括电容C2以及栅极同时连接到电容C2下极板的PMOS管P7、PMOS管P9、NMOS管N7和NMOS管N9，PMOS管P7的源级接电源，PMOS管P7的漏极和PMOS管P9的源极同时连接到NMOS管N12的漏极，PMOS管P9和NMOS管N7的漏极同时连接到电容C2的上极板，NMOS管N7的源极和NMOS管N9的漏极同时连接到PMOS管P12的漏极，NMOS管N9的源极接地；电容C1和电容C2的下极板相连接，NMOS管N2和NMOS管N7的漏极作为差分输出。进一步的，还包括自偏置电路，自偏置电路包括栅极同时连接到电容C1下极板的PMOS管P3、PMOS管P5、NMOS管N3和NMOS管N5，PMOS管P3源级接电源，PMOS管P3漏极和PMOS管P5源极同时连接到NMOS管N1的漏极，PMOS管P5和NMOS管N2的漏极同时连接到电容C1的下极板，NMOS管N3的源极和NMOS管N5的漏极同时连接到PMOS管P1的漏极，NMOS管N5的源极接地；还包括栅极同时连接到电容C2下极板的PMOS管P6、PMOS管P8、NMOS管N6和NMOS管N8，PMOS管P6源级接电源，PMOS管P6漏极和PMOS管P8源极同时连接到NMOS管N12的漏极，PMOS管P8和NMOS管N6的漏极同时连接到电容C2的下极板，NMOS管N6的源极和NMOS管N8的漏极同时连接到PMOS管P12的漏极，NMOS管N8的源极接地。更进一步的，还包括尾电流源电路，所述尾电流源电路包括栅极同时连接到电容C1下极板的PMOS管P10、PMOS管P11、NMOS管N10和NMOS管N11，PMOS管P10和PMOS管P11的源极连接电源，PMOS管P10的漏极连接到PMOS管P1的源极，PMOS管P11的漏极连接到PMOS管P12的源极；NMOS管N10和NMOS管N11的源极均接地，NMOS管N10的漏极连接到NMOS管N1的源极，NMOS管N11的漏极连接到NMOS管N12的源极。本技术有益效果是：1）本技术分别采用PMOS管和NMOS管作为输入差分对管，实现在低电压下的轨到轨的输入范围；2）本技术采用自偏置电路结构，实现电路结构的简化不需外加偏置电路；3）本技术采用对称式的折叠式共源共栅结构，在低电压下能有有效减少工艺、电源电压、温度变化给电路带来的影响；4）本技术采用驱动尾电流源和共源共栅结构，在低电压下实现运算放大器的高增益；5）本技术增设两个电容，能够进行频率补偿，保证有比较好的相位裕度和良好的稳定性。附图说明图1为本技术轨到轨全差分放大器的电路原理图。具体实施方式下面结合具体实施例和附图对本技术做进一步说明。一种轨到轨全差分放大器，其特征在于，包括差分输入和差分输出电路、自偏置电路、尾电流源电路。差分输入电路接收正端输入信号Vin+和负端输入信号Vin-，经过电路放大，实现轨到轨输入的放大输出，尾电流源为差分输入电路提供电流，自偏置电路为差分输入电路提供偏置电压。如图1所示，两侧虚线框的中部分为差分输入和差分输出电路，其包括构成差分输入对的PMOS管P1和PMOS管P12，以及构成另一差分输入对的NMOS管N1和NMOS管N12；PMOS管P1和NMOS管N1的栅极同时连接正端输入信号，PMOS管P12和NMOS管N12的栅极同时连接负端输入信号；还包括电容C1，以及栅极同时连接到电容C1下极板的PMOS管P2、PMOS管P4、NMOS管N2和NMOS管N4，PMOS管P2源级接电源，PMOS管P2的漏极和PMOS管P4的源极同时连接到NMOS管N1的漏极，PMOS管P4和NMOS管N2的漏极同时连接到电容C1的上极板，NMOS管N2的源极和NMOS管N4的漏极同时连接到PMOS管P1的漏极，NMOS管N4的源极接地；还包括电容C2以及栅极同时连接到电容C2下极板的PMOS管P7、PMOS管P9、NMOS管N7和NMOS管N9，PMOS管P7的源级接电源，PMOS管P7的漏极和PMOS管P9的源极同时连接到NMOS管N12的漏极，PMOS管P9和NMOS管N7的漏极同时连接到电容C2的上极板，NMOS管N7的源极和NMOS管N9的漏极同时连接到PMOS管P12的漏极，NMOS管N9的源极接地；电容C1和电容C2的下极板相连接，NMOS管N2和NMOS管N7的漏极作为差分输出。PMOS管P1和PMOS管P12，以及NMOS管N1和NMOS管N12形成的全差分对能够输入全范围电压，是因为：当输入共模电压较低时，PMOS管P1、PMOS管P12导通并处于饱和状态，而NMOS管N1和NMOS管N12截止；当输入共模电压较高时，PMOS管P1和PMOS管P12截止，而NMOS管N1和NMOS管N12导通并处于饱和状态；当输入共模电压在中间区域时，PMOS管P1、PMOS管P12、NMOS管N1和NMOS管N12都会导通。这样就使运算放大器在任何输入电压下都可以工作，实现了轨到轨的输入范围。其中，增设电容C1和电容C2能够进行频率补偿，保证有比较好的相位裕度和良好的稳定性。图1中中间虚线框的部分为自偏置电路，其包括栅极同时连接到电容C1下极板的PMOS管P3、PMOS管P5、NMOS管N3和NMOS管N5，PMOS管P3源级接电源，PMOS管P3漏极和PMOS管P5源极同时连接到NMOS管N1的漏极，PMOS管P5和NMOS管N2的漏极同时连接到电容C1的下极板，NMOS管N3的源极和NMOS管N5的漏极同时连接到PMOS管P1的本文档来自技高网...

【技术保护点】
一种轨到轨全差分放大器，其特征在于，包括差分输入和差分输出电路，所述差分输入和差分输出电路包括构成差分输入对的PMOS管P1和PMOS管P12，以及构成另一差分输入对的NMOS管N1和NMOS管N12；PMOS管P1和NMOS管N1的栅极同时连接正端输入信号，PMOS管P12和NMOS管N12的栅极同时连接负端输入信号；还包括电容C1，以及栅极同时连接到电容C1下极板的PMOS管P2、PMOS管P4、NMOS管N2和NMOS管N4，PMOS管P2源级接电源，PMOS管P2的漏极和PMOS管P4的源极同时连接到NMOS管N1的漏极，PMOS管P4和NMOS管N2的漏极同时连接到电容C1的上极板，NMOS管N2的源极和NMOS管N4的漏极同时连接到PMOS管P1的漏极，NMOS管N4的源极接地；还包括电容C2以及栅极同时连接到电容C2下极板的PMOS管P7、PMOS管P9、NMOS管N7和NMOS管N9，PMOS管P7的源级接电源，PMOS管P7的漏极和PMOS管P9的源极同时连接到NMOS管N12的漏极，PMOS管P9和NMOS管N7的漏极同时连接到电容C2的上极板，NMOS管N7的源极和NMOS管N9的漏极同时连接到PMOS管P12的漏极，NMOS管N9的源极接地；电容C1和电容C2的下极板相连接，NMOS管N2和NMOS管N7的漏极作为差分输出。...

【技术特征摘要】
1.一种轨到轨全差分放大器，其特征在于，包括差分输入和差分输出电路，所述差分输入和差分输出电路包括构成差分输入对的PMOS管P1和PMOS管P12，以及构成另一差分输入对的NMOS管N1和NMOS管N12；PMOS管P1和NMOS管N1的栅极同时连接正端输入信号，PMOS管P12和NMOS管N12的栅极同时连接负端输入信号；还包括电容C1，以及栅极同时连接到电容C1下极板的PMOS管P2、PMOS管P4、NMOS管N2和NMOS管N4，PMOS管P2源级接电源，PMOS管P2的漏极和PMOS管P4的源极同时连接到NMOS管N1的漏极，PMOS管P4和NMOS管N2的漏极同时连接到电容C1的上极板，NMOS管N2的源极和NMOS管N4的漏极同时连接到PMOS管P1的漏极，NMOS管N4的源极接地；还包括电容C2以及栅极同时连接到电容C2下极板的PMOS管P7、PMOS管P9、NMOS管N7和NMOS管N9，PMOS管P7的源级接电源，PMOS管P7的漏极和PMOS管P9的源极同时连接到NMOS管N12的漏极，PMOS管P9和NMOS管N7的漏极同时连接到电容C2的上极板，NMOS管N7的源极和NMOS管N9的漏极同时连接到PMOS管P12的漏极，NMOS管N9的源极接地；电容C1和电容C2的下极板相连接，NMOS管N2和NMOS管N7的漏极作为差分输出。2.根据权利要求1所述的轨到轨全差分放大器，其特征在于，还包括自偏置电...

【专利技术属性】
技术研发人员：陈腾，陈祝，付云龙，
申请(专利权)人：成都信息工程大学，
类型：新型
国别省市：四川;51