均衡PMOS装置和NMOS装置的阻抗的电路和方法制造方法及图纸

一种用于均衡PMOS装置与NMOS装置的阻抗的电路(400)包括耦合到第一PMOS装置的源极的第一基准电压REFP。第二基准电压REFM耦合到NMOS装置的源极。第一节点N1具有在第一基准电压REFP和第二基准电压REFM之间的共模电压。第二节点N2位于PMOS装置和NMOS装置之间。第一栅电压耦合到PMOS装置或NMOS装置的任一者的栅极。运算放大器(402)具有耦合到第一节点N1的第一输入和耦合到第二节点N2的第二输入，运算放大器(402)的输出是耦合到PMOS装置或NMOS装置中的任一者的、不耦合到第一栅电压的栅极的第二栅电压V3。

【技术实现步骤摘要】


技术介绍
一些模数转换器(ADC)具有逐次逼近寄存器(SAR)拓扑结构。这些转换器通过将模拟电压信号与满刻度输入电压的已知部分进行比较并接着设置或清除ADC数据寄存器中的位来工作。一些SAR转换器使用电容式数模转换器(C-DAC)逐次比较位组合。例如，第一位基于满刻度输入电压的一半与输入电压的比较。响应于第一比较，第二位基于满刻度输入电压的四分之一或四分之三的比较。当比较器从复位状况释放时发生电荷反冲，并且将作出关于反相输入端处的电压还是非反相输入端处的电压更大的判定。刚在比较器从复位释放以后并且根据比较器的速度，其将大量电荷冲入电容器的顶板。一些电容器耦合到P型金属氧化物半导体(PMOS)，而其他电容器耦合到N型金属氧化物半导体(NMOS)。NMOS装置和PMOS装置具有不同的阻抗，这导致电容器以不同速率漏电(drain)。结果是在电压衰减期间电容器上出现不同电压，这在比较电容器上的电压时导致误差。
技术实现思路
本公开具有多个方面。其中一个方面是用于均衡PMOS装置与NMOS装置的阻抗的电路，该电路包括耦合到第一PMOS装置的源极的第一基准电压。第二基准电压耦合到NMOS装置的源极。第一节点具有在第一基准电压和第二基准电压之间的共模电压。第二节点位于PMOS装置和NMOS装置之间。第一栅电压耦合到PMOS装置或NMOS装置的任一者的栅极。运算放大器具有耦合到第一节点的第一输入和耦合到第二节点的第二输入，运算放大器的输出是耦合到PMOS装置或NMOS装置的任一者的、未耦合到第一栅电压的栅极的第二栅电压。该电路可以包括耦合在第一基准电压和第一节点之间的第一阻抗。第二阻抗可以耦合在第一节点和第二基准电压之间。第一阻抗和第二阻抗可以是电阻器。第三阻抗可以耦合在第一PMOS装置和第二节点之间，并且第四阻抗可以耦合在第二节点和第一NMOS装置之间。第三阻抗和第四阻抗可以是电阻器。本公开的另一方面是具有至少一个第二PMOS装置和至少一个第二NMOS装置的电子装置，其中当第二PMOS装置接通时，第二PMOS装置的栅极耦合到第一栅电压或第二栅电压中的一个，并且其中当第二NMOS装置接通时，第二NMOS装置耦合到第一栅电压或第二栅电压中的另一个。该装置可以是逐次累加寄存器模数转换器，其中第二PMOS装置和第二NMOS装置耦合到电容器。本公开的另一方面是电平位移器，该电平位移器包括具有近似第一栅电压的逻辑高的第一输出和具有近似第二栅电压的逻辑高的第二输出。电平位移器可以包括耦合到第二输出的反相器，其中反相器具有为第二栅电压的输出电压。本公开的另一方面是均衡PMOS装置的阻抗与NMOS装置的阻抗的方法，该方法包括确定第一基准电压和第二基准电压之间的第一节点处的共模电压。确定PMOS装置和NMOS装置之间的第二节点处的电压。PMOS装置耦合到第一基准电压，并且NMOS装置耦合到第二基准电压。利用第一栅电压驱动PMOS装置或NMOS装置的任一个的栅极。利用第二栅电压驱动不是由第一栅电压驱动的PMOS装置或NMOS装置中的另一个的栅极，使得第一节点处的电压近似等于第二节点处的电压。第一节点可以通过第一电阻器耦合到第一基准电压源，并且第一节点可以通过第二电阻器耦合到第二基准电压源。可以使用具有输出的运算放大器比较第一节点处的电压与第二节点处的电压，其中该输出是第二栅电压。本公开的另一方面是一种具有逐次逼近寄存器(SAR)的模数转换器(ADC)，其包括用于接收模拟信号的输入以及具有第一节点和第二节点的至少一个第一电容器，其中第一节点耦合到该输入。第一PMOS装置将至少一个第一电容器的第二节点耦合到第一基准电压。第一NMOS装置将至少一个第一电容器的第二节点耦合到第二基准电压。第一栅电压用于驱动第一PMOS装置的栅极，并且第二栅电压用于驱动第一NMOS装置的栅极。当由第二栅电压驱动时的第一NMOS装置的阻抗与当由第一栅电压驱动时的第一PMOS装置的阻抗基本相同。ADC可以包括具有第一输入和第二输入的比较器，第一输入耦合到电容器的第一节点，并且第二节点耦合到预定电压源。ADC的一些特征可以包括输入的第一分量，其中第一分量耦合到至少一个第一电容器的第一节点。输入的第二分量可以耦合到具有第一节点和第二节点的至少一个第二电容器的第一节点。第二PMOS装置可以将至少一个第二电容器的第二节点耦合到第一基准电压，并且第二NMOS装置可以将至少一个第二电容器的第二节点耦合到第二基准电压。第二栅电压用于驱动第二NMOS装置的栅极，并且第一栅电压用于驱动第二PMOS装置的栅极。当由第二栅电压驱动时的第二NMOS装置的阻抗可以与当由第一栅电压驱动时的第二PMOS装置的阻抗基本相同。ADC的其他特征可以包括具有第一输入和第二输入的比较器，其中第一输入耦合到至少一个第一电容器的第一节点，并且第二节点耦合到至少一个第二电容器的第一节点。比较器可以是仅锁存比较器。ADC的其他特征可以包括用于生成第二栅电压的电路系统。该电路系统可以包括耦合到第一基准电压的第三PMOS装置，其中第三PMOS装置的栅极耦合到第一栅电压。第三NMOS装置可以耦合到第二基准电压，其中第三NMOS装置的栅极耦合到第二栅电压。第一节点具有在第一基准电压和第二基准电压之间的电压。第二节点位于第三PMOS装置和第三NMOS装置之间。运算放大器具有耦合到第一节点的第一输入和耦合到第二节点的第二输入。运算放大器的输出是第二栅电压。第一节点可以通过第一电阻器耦合到第一基准电压，并且第一节点可以通过第二电阻器耦合到第二基准电压，其中第一电阻器和第二电阻器具有基本相同的值。本公开的另一方面是用于生成第一栅电压的电路系统。该电路系统包括耦合到第一基准电压的第三PMOS装置，第三PMOS装置的栅极耦合到第一栅电压。第三NMOS装置耦合到第二基准电压。第三NMOS装置的栅极耦合到第二栅电压。第一节点具有在第一基准电压和第二基准电压之间的电压，并且第二节点位于第三PMOS装置和第三NMOS装置之间。运算放大器可具有耦合到共模电压的第一输入和耦合到节点的第二输入，其中运算放大器的输出为第一栅电压。附图说明图1是与DAC连用的SAR环路的一个实施例的方框图。图2是图1的SAR环路的更详细视图。图3是用在图1的SAR环路中的简化DAC的视图。<本文档来自技高网...

【技术保护点】
一种用于均衡第一PMOS装置的阻抗与第一NMOS装置的阻抗的电路，所述电路包括：第一基准电压，所述第一基准电压耦合到所述第一PMOS装置的源极；第二基准电压，所述第二基准电压耦合到所述第一NMOS装置的源极；第一节点，所述第一节点具有在所述第一基准电压和所述第二基准电压之间的共模电压；第二节点，所述第二节点位于所述第二PMOS装置和所述第二NMOS装置之间；第一栅电压，所述第一栅电压耦合到所述第一PMOS装置或所述第一NMOS装置的任一者的栅极；运算放大器，所述运算放大器具有耦合到所述第一节点的第一输入和耦合到所述第二节点的第二输入，所述运算放大器的输出是第二栅电压并耦合到所述第一PMOS装置或所述第一NMOS装置的任一者的、未耦合到所述第一栅电压的栅极。

【技术特征摘要】
2014.12.03 US 14/559,3691.一种用于均衡第一PMOS装置的阻抗与第一NMOS装置的阻抗的
电路，所述电路包括：
第一基准电压，所述第一基准电压耦合到所述第一PMOS装置的源
极；
第二基准电压，所述第二基准电压耦合到所述第一NMOS装置的源
极；
第一节点，所述第一节点具有在所述第一基准电压和所述第二基准
电压之间的共模电压；
第二节点，所述第二节点位于所述第二PMOS装置和所述第二
NMOS装置之间；
第一栅电压，所述第一栅电压耦合到所述第一PMOS装置或所述第
一NMOS装置的任一者的栅极；
运算放大器，所述运算放大器具有耦合到所述第一节点的第一输入
和耦合到所述第二节点的第二输入，所述运算放大器的输出是第二栅电
压并耦合到所述第一PMOS装置或所述第一NMOS装置的任一者的、未
耦合到所述第一栅电压的栅极。
2.根据权利要求1所述的电路，进一步包括：
耦合在所述第一基准电压和所述第一节点之间的第一阻抗；和
耦合在所述第一节点和所述第二基准电压之间的第二阻抗。
3.根据权利要求2所述的电路，其中所述第一阻抗和所述第二阻抗
是电阻器。
4.根据权利要求1所述的电路，进一步包括：
耦合在所述第一PMOS装置和所述第二节点之间的第三阻抗；和
耦合在所述第二节点和所述第一NMOS装置之间的第四阻抗。
5.根据权利要求4所述的电路，其中所述第三阻抗和所述第四阻抗
是电阻器。
6.根据权利要求1所述的电路，进一步包括具有至少一个第二PMOS
装置和至少一个第二NMOS装置的电子装置，其中当所述第二PMOS装
置接通时，所述第二PMOS装置的栅极耦合到所述第一栅电压或所述第
二栅电压中的一个，并且其中当所述第二NMOS装置接通时，所述第二
NMOS装置耦合到所述第一栅电压或所述第二栅电压中的另一个。
7.根据权利要求6所述的电路，其中所述装置是逐次累加寄存器模
数转换器，并且其中所述第二PMOS装置和所述第二NMOS装置耦合到
电容器。
8.根据权利要求1所述的电路，进一步包括电平位移器，所述电平
位移器包括：
具有近似所述第一栅电压的逻辑高的第一输出；和
具有近似所述第二栅电压的逻辑高的第二输出。
9.根据权利要求8所述的电路，进一步包括耦合到所述第二输出的
反相器，所述反相器具有为所述第二栅电压的输出电压。
10.一种均衡PMOS装置的阻抗与NMOS装置的阻抗的方法，所述
方法包括：
确定第一基准电压和第二基准电压之间的第一节点处的共模电压；
确定所述PMOS装置和所述NMOS装置之间的第二节点处的电压，
所述PMOS装置耦合到所述第一基准电压，并且所述NMOS装置耦合到
所述第二基准电压；
利用第一栅电压驱动所述PMOS装置或所述NMOS装置中的任一个
的栅极；以及
利用第二栅电压驱动不是由所述第一栅电压驱动的所述PMOS装置

\t或所述NMOS装置中的另一个的栅极，使得所述第一节点处的电压近似
等于所述第二节点处的电压。
11.根据权利要求10所述的方法，其中所述第一节点通过第一电阻器
耦合到所述第一基准电压源，并且其中所述第一节点通过第二电阻器耦
合到所述第二基准电压源。
12.根据权利要求10所述的方法，进一步包括使用具有输出的运算放
大器比较所述第一节点处的所述电压与所述第二节点处的所述电压，其
中所述输出是所述第二栅电压。
13.一种具有逐次逼近寄存器即SAR的模数转换器即ADC，其包括：
用于接收模拟信号的输入；
至少一个第一电容器，所述至少一个第一电容器具有第一节点和第

【专利技术属性】
技术研发人员：S·保罗，
申请(专利权)人：德克萨斯仪器股份有限公司，
类型：发明
国别省市：美国;US