基于ARM的高速数据采集系统技术方案

本发明专利技术属于数据采集技术领域，本发明专利技术的基于ARM的高速数据采集系统，包括AD模块、FPGA缓冲模块、ARM平台，FPGA缓冲模块分别与AD模块、ARM平台连接，其中AD模块对高频模拟信号进行模数转换，将转换后的数字信号，分成四路分别传入对应的FPGA缓冲模块；在FPGA缓冲模块的平台上，基于乒乓原理，实现了多路FIFO缓冲和双端口数据存储；利用阈值控制方式获取目标信号，并触发ARM平台的外部FIQ，在FIQ中断处理程序中通过GPIO高速并行获取观察数据。本技术完成了以ARM+FPGA结构为平台，ARML inux为核心的系统的软、硬件设计，进行了信号的高速采集和处理的实际测试。

【技术实现步骤摘要】

本专利技术属于数据采集
，尤其涉及一种基于ARM的高速数据采集系统。
技术介绍
自20世纪下半叶以来，微电子技术得到了迅速发展，集成电路设计和工艺技术水平有了很大的提高，单片集成度中每片已能包含上亿个晶体管，手持式的嵌入式信号采集和处理系统的性能得到了极大的提升，使得其有机会应用于许多更高端的科技领域。在现代雷达系统、激光测距以及高能物理试验中往往产生宽带信号或者上升沿比较陡的信号(一般10ns左右)。要对此类信号进行数字化处理，要求A/D部分的采样率至少应该在200M/S以上。而对高频采样得到的数据存储，数据处理，例如波形存储、波形还原显示，频谱分析等等，现阶段主要是在台式设备上实现的，价格也较高，采样频率50M的台式数字存储示波器动辄要上万元。而现有的手持型设备，如美国fluk公司的产品，非常昂贵。
技术实现思路
本专利技术的技术效果能够克服上述缺陷，提供一种基于ARM的高速数据采集系统，其。为实现上述目的，本专利技术采用如下技术方案：其包括AD模块、FPGA缓冲模块、ARM平台，FPGA缓冲模块分别与AD模块、ARM平台连接，其中AD模块对高频模拟信号进行模数转换，将转换后的数字信号，分成四路分别传入对应的FPGA缓冲模块；在FPGA缓冲模块的平台上，基于乒乓原理，实现了多路FIFO缓冲和双端口数据存储；利用阈值控制方式获取目标信号，并触发ARM平台的外部FIQ，在FIQ中断处理程序中通过GPIO高速并行获取观察数据。本专利技术基于ARM平台的，针对200MHz以上的高速数据采集和显示的嵌入式系统设计与开发，其基本功能是利用前端FPGA的并行特性对高速ADC采集得到的信号进行缓冲之后再并行传入ARM平台以完成对信号作进一步的处理和显示工作。整个系统的复杂功能和资源管理利用强大的linux嵌入式操作系统进行良好的管理和控制实现。这种技术可以广泛应用于现代雷达系统、激光测距以及高能物理试验等领域，同时由于操作系统的引入，其在资源管理、功能扩充、应用程序的灵活性以及人机交互方面具有更大的便利和优势。FPGA缓冲模块包括四路双时钟和四路阈值比较器。FPGA缓冲模块采用LPC2210型号。AD模块采用AD9481芯片。ARM平台的CPU采用EP7312型号。本技术研究基于ARMLinux的高速数据采集系统的设计与实现问题。完成了以ARM+FPGA结构为平台，ARMLinux为核心的系统的软、硬件设计，进行了信号的高速采集和处理的实际测试，对实验数据进行了分析。同时为了体现ARM+FPGA结构在功耗节省方面的优势，用NIOSII实现了系统同样的功能，并利用工具对两种结构的系统功耗作了比较，有效地验证了我们的论点。从软硬件两方面入手，阐述了基于ARM处理器和FPGA芯片进行高速数据采集的硬件系统设计方法，以及利用ARMLinux操作系统进行高速数据采集的软件程序设计问题。硬件方面，为实现高速采集目的，选择了AD公司的AD9481芯片。并在FPGA平台上，基于乒乓原理，设计实现了多路FIFO缓冲和双端口数据存储结构。利用阈值控制方式获取目标信号，并触发ARM平台的外部FIQ，在FIQ中断处理程序中通过GPIO高速并行获取观察数据。软件方面，为了更好更有效地管理和拓展系统功能，我们移植了ARMLinux。在ARMLinux平台上，设计实现了EP7312平台上的LCD设备驱动程序和数据采集应用程序。并通过修订内核，实现了利用FIQ机制高速获取外部设备数据，用户进程通过访问系统空间获取实验数据并在LCD加以显示。论文实现了利用FIQ机制控制前端外设进行高速数据采集的系统功能。在前端采样频率达到125MHz时，系统仍能够正常地进行数据采集、传输和显示的工作。附图说明图1为本专利技术的系统功能流程图；图2为本专利技术的系统硬件架构图。具体实施方式本专利技术的系统功能流程描述系统设计需要实现的基本功能是：1)利用前端AD将高速数据采集并转换成数字信号之后,分成4路传入FPGA模块；2)在FPGA中，利用乒乓原理将数据4倍缓冲之后，存入FPGA上的一块双端双时钟的RAM，并作阈值比较。其中用以缓冲的四个FIFO大小都为1KB，双端RAM的大小为4KB；3)当采集到的数据达到或超过阈值要求的时候，触发相关信号中断，ARM平台提供RAM的读时钟，读取RAM中触发点的前1024个点和后1024个点；4)在FIQ中断处理程序中将数值传入ARM平台，对数据作对应处理之后加以显示。具体流程图如图1所示。因为计划实现的是300-400MHz的高速数据采集功能，而现有的ARM平台的CPU频率只有最高74MHz的主频，同时从效率、成本和实现难易程度的角度加以考虑，软硬件功能的划分如下：高速数据的采集、缓冲、阈值比较、双端双时钟的RAM等功能都可以利用硬件FPGA搭建模块来完成，而硬件资源管理和数据处理和显示则由软件编程实现。硬件功能描述硬件部分包括了前端的AD模块、FPGA缓冲模块、ARM平台，需要完成的功能主要包括下面几个方面：1)对高频模拟信号进行模数转换，将转换后的数字信号，分成四路分别传入对应的FPGA缓冲模块；2)依据乒乓原理对数据进行缓冲之后，存入双端双时钟RAM之中；3)对4个FIFO同时弹出四个8bit的数据逐个比较，假如达到或者超过阈值，需要触发ARM平台的FIQ中断，按照FIQ例程要求进行响应动作；4)将FIFO每次弹出的4个8bit的值，拼接成32bit的长字，并行放入用以临时存储数据的RAM之中；5)将FPGA传过来的数据存放入ARM平台的内存之中，供后续进程读取、处理并驱动LCD显示。图2表明了整个系统硬件层的体系结构关系。为使整个结构看起来清晰简洁，FPGA部分用以稳定和分配时钟的PLL并未在结构中表示出来。同时，当ADC前端需要采集的信号电压比较高时，比如上千伏，需要在前端添加相应规格的变压器进行比例调整，以保证输入信号电压值在ADC的正常工作电压范围之内。器件选择和功能模块划分为了实现硬件功能设计和硬件结构图，我们采用了以下几个器件来完成硬件结构的搭建工作，我们在对应的器件主要参数说明后描述了其需要完成的功能：前端高速ADC(模数转换器)该器件的核心芯片是AD公司的AD9481芯片，AD9481是一种采样精度为8bit，最高采样频率达250MHz的ADC转换芯片。其优点之一，就是带有解多路分用CMOS输出以便于很容易地连接到现场可编程逻辑阵列(FPGA)或者标准逻辑电路。为了降低ADC的成本和功耗，AD9481内部包含了一个参照和跟踪保持的电路，用户只需要提供一个3.3V的电源电压和一个差分解码时钟即可驱动芯片正常工作。AD9481的模拟输入是一个差分缓冲，为了达到最好的动态效果，在VIN+和VIN-两个模拟输入端口的阻抗需要匹配。另外，AD9481还针对外部定时信号和多个ADC同步等应用，提供了两个数字输入端口。经过前端变压器调整之本文档来自技高网...

【技术保护点】
一种基于ARM的高速数据采集系统，其特征在于，包括AD模块、FPGA缓冲模块、ARM平台，FPGA缓冲模块分别与AD模块、ARM平台连接，其中AD模块对高频模拟信号进行模数转换，将转换后的数字信号，分成四路分别传入对应的FPGA缓冲模块；在FPGA缓冲模块的平台上，基于乒乓原理，实现了多路FIFO缓冲和双端口数据存储；利用阈值控制方式获取目标信号，并触发ARM平台的外部FIQ，在FIQ中断处理程序中通过GPIO高速并行获取观察数据。

【技术特征摘要】
1.一种基于ARM的高速数据采集系统，其特征在于，包括AD模块、FPGA缓冲
模块、ARM平台，FPGA缓冲模块分别与AD模块、ARM平台连接，其中AD模
块对高频模拟信号进行模数转换，将转换后的数字信号，分成四路分别传入
对应的FPGA缓冲模块；在FPGA缓冲模块的平台上，基于乒乓原理，实现了
多路FIFO缓冲和双端口数据存储；利用阈值控制方式获取目标信号，并触发
ARM平台的外部FIQ，在FIQ中断处理程序中通过GPIO高速并行获取观察数
据。<...

【专利技术属性】
技术研发人员：蔡习荣，冯锦法，
申请(专利权)人：江苏绿扬电子仪器集团有限公司，
类型：发明
国别省市：江苏;32