一种变时间常数数字指数波生成器制造技术

一种变时间常数数字指数波生成器，包括分频器、编码器、四选一通道选择器、指数生成电路，分频器的输入为振荡器产生的时钟信号clk和去磁时间信号TD，分频器对振荡器输出进行分频，得到clk、1/2clk、1/4clk、1/8clk四个充放电信号，分别连接通道选择器的四个输入端，其计数结果作为编码器的输入信号实现编码。计数器从开关管导通后开始计数，直到下一周期开关管再次导通瞬间计数结果重置为零后，再重新开始计数。编码器根据导通时间的大小对其进行编码，编码信号将直接控制通道选择器的导通和关断，通道选择器的输出将控制指数生成器的充电频率，通过对不同频率信号通道的切换，可以得到逐步倍增的时间常数的指数波。

【技术实现步骤摘要】

本专利技术涉及AC/DC变换器，尤其涉及一种变时间常数数字指数波生成器，能够在AC/DC变换器恒压输出时得到更宽的负载调节范围。
技术介绍
随着微电子技术的不断改进和飞速发展，开关电源技术有了突破性的进展。开关电源成为各种电子设备和系统高效率、低功耗、安全可靠运行的关键。开关电源根据输入与输出隔离与否可以分为隔离式和非隔离式两种。非隔离式主要包括降压式变换器、升压式变换器、降压升压式变换器和Cuk变换器等四种结构。隔离式开关电源一般采用无工频的变压器进行隔离，常见的有推挽变换器、半桥变换器、全桥变换器、正激变换器和反激变换器等五种结构。在手机充电器，LED照明设备，笔记本电脑电源等中小功率功率场合，由于电路结构简单，制造成本低，反激式变换器得到了广泛的应用。在反激式变换器的发展历程中，采用了许多方法来提高变换器的性能，例如抑制传导干扰的EMI滤波器，采用关断时间调制方法以减小电路各功率器件的损耗等。同时，对于改进反激式拓扑结构人们也进行了许多研究。交错反激变换器可以通过叠加的方式提高输出功率，双端反激变换器可以降低功率晶体管的电压应力等。总体而言，反激式变换器设计有如下特点：小体积，高效率，高功率因数，高可靠性，高性能。基于PFM模式的PSR结构主拓扑，AC-DC控制器通过辅助绕组和辅助绕组上的上拉、下拉电阻逐周期采样输出电压，然后将采样到的电压与一个基准电压通过误差放大器得到一个误差信号，此误差信号的大小与负载的轻重直接相关。依据此误差信号，控制器控制功率管驱动信号的频率，实现恒压输出。基于三角波控制的恒压原理是一种经典的控制方式。三角波在每个周期内去磁结束之后开始产生，当三角波电压上升至误差放大器输出电压VEA时，产生开启信号Von_cv，此时开关管开启，随后三角波电压继续上升，在去磁时间开始后被重置为初始值。在功率管处于导通状态时，原边电流不断上升，原边电阻上的电压也随即上升，当原边峰值电压Vpk等于阈值电压Vth_cs时，产生关闭信号Voff，此时开关管被关闭。由此分析可得知，在原边电流上升斜率保持不变的情况下，阈值Vth_cs决定了驱动信号的脉宽且为定值，此时EA输出电压VEA的大小，可决定驱动信号Vsw的频率。VEA的值越小，三角波电压升高至VEA的时间越短，那么开启开关管就越快，驱动信号Vsw频率也就越快；相反，VEA越大，三角波电压上升至VEA的时间越长，Vsw频率也相应越小。三角波电压上升至VEA的时间同时也是系统的死区时间，所以，三角波控制方法是通过调节系统死区时间的大小来调节开关频率。三角波恒压控制方法实现原理简单，然而却无法满足系统处于恒压模式时需要宽负载调节范围的高要求。恒压模块通过调节三角波电压与EA输出电压VEA相遇时间的大小来调节开关频率，VEA达到最大值时，电路处于最轻载之下，死区时间与开关周期近乎相等，所以三角波上升至VEA所用的时间也代表了开关周期的范围。由于误差放大器EA自身电路结构以及系统电源电压VDD的限制，输出电压的摆幅具有一个最大范围。想要在EA最大输出电压VEA,max内使最大开关周期TS,max足够的大，三角波电压的斜率需要变得尽量低。
技术实现思路
本专利技术公开一种变时间常数数字指数波生成器，其特征在于，包括分频器、编码器、四选一通道选择器、指数生成电路。其可替代传统的锯齿波生成器应用于AC/DC控制芯片中，实现恒压功能。其特点是相较于传统的锯齿波生成器，有更加优越的负载调整率。其信号走向可描述如下：分频器对由振荡器OSC模块输出的充放电信号进行分频，分别得到clk、1/2clk、1/4clk、1/8clk四个充放电信号，这四个信号分别连接铜带选择器的四个输入端，同时其计数结果将作为编码器的输入信号实现编码。由于振荡器频率固定，所以分频器也同时起着等时间间距计数的作用，计数器从开关管导通后开始计数，直到下一周期开关管再次导通瞬间计数结果重置为零后，再重新开始计数。当计数时间小于T0时，编码器将ST0闭合，其余开关断开，电路以clk频率对C1、C2两电容充放电；若计数时间超过T0但小于T1时，编码器断开ST0，闭合ST1，电路以1/2clk频率对C1、C2两电容充放电，时间常数倍增；同理，当时间超过T1但小于T2，ST1被断开，ST2被闭合1/4clk信号通道被导通，时间常数进一步倍增；最终，当时间超过T2，1/8clk信号通道被导通，时间常数达到最大值。通过对不同频率信号通道的切换，可以得到逐步倍增的时间常数。1)分频器由10个下降沿触发的D触发器级联组成，每个触发器的D端与Qn端相连，ck端与前一级触发器Q端相连，所有触发器的清零端cp统一连接信号线cp1，cp端为低电平清零。信号clk为分频器初始输入信号，经过10级分频后，可得到分频信号clk_1d、clk_2d、……clk_10d，分别代表clk信号的21、22、23、……210次分频后的振荡信号，clk_1dn、clk_2dn……clk_10dn等代表clk_1d、clk_2d……clk_10d等信号的非信号。信号cp1为开关导通后产生的一个低电平脉冲，在每次开关开启后将计数器的结果重置为零，然后计数器重新开始计数，直到下一个周期cp1再次将结果重置。由此可知，此分频器可在每个周期内对开关周期进行计数，所计的二进制数，可用于设置电路时间常数切换的时间点。由于分频器由下降沿触发的D触发器构成，所以当分频器用作计数器时，以clk_1dn、clk_2dn、clk_3dn……clk_10dn等输出信号作计数结果。2)编码器主要由两个部分组成：时间常数切换逻辑控制电路和编码逻辑电路。二输入或非门NOR1、三输入或非门NOR2以及三个上升沿触发的D触发器DFF1、DFF2、DFF3组成时间常数切换逻辑电路，确定时间常数的切换点，其输入输出信号连接关系为：NOR1的输入端接clk_7dn，clk_8dn，其输出信号j1连接DFF2的ck端；NOR2的输入端接clk_7dn，clk_8dn，clk_9dn，其输出信号j2连接DFF3的ck端，DFF1的信号的ck端连接clk_7d，DFF1、DFF2、DFF3的D端均连接vreg1信号基准，复位信号cp均连接分频器中的cp1信号，输出信号分别为ST0、ST1、ST2，代表了时间常数切换点。或非门NOR3、四个与非门NAND1、NAND2、NAND3、NAND4和三个反相器INV1、INV2、INV3构成编码逻辑电路，选择控制对电容充放电频率的信号通道。NOR3和NAND2的输入信号为ST1、ST2，NOR3通过反相器INV1连接至NAND1的一个输入端，其另一个输入端为NAND2的输出，NAND3的另一个输入端信号为ST0，NAND4的输入信号为ST0、ST1，NAND3和NAND4的输出信号分别为VS2、VS1，再分别连接反相器INV2、INV3得到的输出信号分别为VS2N、VS1N。3)四选一通道选择器由六个传输门TG1、TG2、TG3、TG4、TG5、TG6控制四个通道的导通与关断。TG1、TG2、TG4、TG5的输入分别连接clk、clk_1d、clk_2d、clk_3d，TG1和TG2的输出相连作为TG3的输入信号，TG4本文档来自技高网...

【技术保护点】
一种变时间常数数字指数波生成器，其特征在于，包括分频器、编码器、四选一通道选择器、指数生成电路；分频器的输入信号为振荡器产生的时钟信号clk和去磁时间信号TD，分频器对由振荡器OSC模块输出的信号进行分频，分别得到clk、1/2clk、1/4clk、1/8clk四个充放电信号，这四个充放电信号分别连接通道选择器的四个输入端，同时其计数结果将作为编码器的输入信号实现编码。由于振荡器频率固定，所以分频器也同时起着等时间间距计数的作用，计数器从开关管导通后开始计数，直到下一周期开关管再次导通瞬间计数结果重置为零后，再重新开始计数，编码器会根据导通时间的大小对其进行编码，此编码信号将直接控制通道选择器的导通和关断，通道选择器的输出将控制指数生成器的充电频率，通过对不同频率信号通道的切换，得到逐步倍增的时间常数的指数波；1)分频器由10个下降沿触发的D触发器级联组成，每个触发器的D端与Qn端相连，ck端与前一级触发器Q端相连，所有触发器的清零端cp统一连接信号线cp1，cp端为低电平清零，连接去磁时间信号TD，信号clk为分频器初始输入信号，经过10级分频后，得到分频信号clk_1d、clk_2d、……clk_10d，分别代表clk信号的21、22、23、……210次分频后的振荡信号，clk_1dn、clk_2dn……clk_10dn等代表clk_1d、clk_2d……clk_10d等信号的非信号，信号cp1为开关导通后产生的一个低电平脉冲，在每次开关开启后将计数器的结果重置为零，然后计数器重新开始计数，直到下一个周期cp1再次将结果重置，该分频器能够在每个周期内对开关周期进行计数，所计的二进制数，用于设置电路时间常数切换的时间点，由于分频器由下降沿触发的D触发器构成，所以当分频器用作计数器时，以clk_1dn、clk_2dn、clk_3dn……clk_10dn输出信号作计数结果；2)编码器包括时间常数切换逻辑控制电路和编码逻辑电路两个部分，二输入或非门NOR1、三输入或非门NOR2以及三个上升沿触发的D触发器DFF1、DFF2、DFF3组成时间常数切换逻辑电路，确定时间常数的切换点，其输入输出信号连接关系为：NOR1的输入端接clk_7dn，clk_8dn，其输出信号j1连接DFF2的ck端；NOR2的输入端接clk_7dn，clk_8dn，clk_9dn，其输出信号j2连接DFF3的ck端，DFF1的信号的ck端连接clk_7d，DFF1、DFF2、DFF3的D端均连接vreg1信号基准，复位信号cp均连接分频器中的cp1信号，输出信号分别为ST0、ST1、ST2，代表了时间常数切换点；或非门NOR3、四个与非门NAND1、NAND2、NAND3、NAND4和三个反相器INV1、INV2、INV3构成编码逻辑电路，选择控制对电容充放电频率的信号通道，NOR3和NAND2的输入信号为ST1、ST2，NOR3通过反相器INV1连接至NAND1的一个输入端，其另一个输入端为NAND2的输出，NAND3的另一个输入端信号为ST0，NAND4的输入信号为ST0、ST1，NAND3和NAND4的输出信号分别为VS2、VS1，再分别连接反相器INV2、INV3得到的输出信号分别为VS2N、VS1N；3)四选一通道选择器由六个传输门TG1、TG2、TG3、TG4、TG5、TG6控制四个通道的导通与关断，TG1、TG2、TG4、TG5的输入分别连接clk、clk_1d、clk_2d、clk_3d，TG1和TG2的输出相连作为TG3的输入信号，TG4和TG5的输出相连作为TG6的输入信号，TG3和TG6的输出信号相连通过连接两个反相器输出信号fC1，由编码器生成的VS1作为TG3的正向控制信号和TG6的负向控制信号，VS2作为TG1和TG4的正向控制信号以及TG2和TG5的负向控制信号，VS1N作为TG3的负向控制信号和TG6的正向控制信号，VS2N作为TG2和TG5的正向控制信号以及TG1和TG4的负向控制信号；4)指数生成电路包括由两个放大器OTA1、OTA2，传输门TG7、TG8、TG9、TG10，电容C1、C2、C3、C4，电阻R1组成的指数器和二输入或非门NOR1、反相器INV1组成的逻辑控制电路，NOR1的输入信号为TD和fC1，其输出为fC2，再经过反相器INV1得到fC2N,放大器OTA1的正输入端连接基准电压vref_3v，其典型值为3v，负端连接至输出端并接一电容C3构成缓冲器，并且该信号作为TG7的输入信号，其输出信号连接至TG8的输入端并接一电容C1至地，TG8的输出信号连接一个电容C2、电阻R1、以及TG9的输出和TG10的输入，TG9的输入端为基准电压vref_1v经过OTA2构成的缓冲级的信号，TG10的输出端信号连接电阻...

【技术特征摘要】
1.一种变时间常数数字指数波生成器，其特征在于，包括分频器、编码器、四选一通道选择器、指数生成电路；分频器的输入信号为振荡器产生的时钟信号clk和去磁时间信号TD，分频器对由振荡器OSC模块输出的信号进行分频，分别得到clk、1/2clk、1/4clk、1/8clk四个充放电信号，这四个充放电信号分别连接通道选择器的四个输入端，同时其计数结果将作为编码器的输入信号实现编码。由于振荡器频率固定，所以分频器也同时起着等时间间距计数的作用，计数器从开关管导通后开始计数，直到下一周期开关管再次导通瞬间计数结果重置为零后，再重新开始计数，编码器会根据导通时间的大小对其进行编码，此编码信号将直接控制通道选择器的导通和关断，通道选择器的输出将控制指数生成器的充电频率，通过对不同频率信号通道的切换，得到逐步倍增的时间常数的指数波；1)分频器由10个下降沿触发的D触发器级联组成，每个触发器的D端与Qn端相连，ck端与前一级触发器Q端相连，所有触发器的清零端cp统一连接信号线cp1，cp端为低电平清零，连接去磁时间信号TD，信号clk为分频器初始输入信号，经过10级分频后，得到分频信号clk_1d、clk_2d、……clk_10d，分别代表clk信号的21、22、23、……210次分频后的振荡信号，clk_1dn、clk_2dn……clk_10dn等代表clk_1d、clk_2d……clk_10d等信号的非信号，信号cp1为开关导通后产生的一个低电平脉冲，在每次开关开启后将计数器的结果重置为零，然后计数器重新开始计数，直到下一个周期cp1再次将结果重置，该分频器能够在每个周期内对开关周期进行计数，所计的二进制数，用于设置电路时间常数切换的时间点，由于分频器由下降沿触发的D触发器构成，所以当分频器用作计数器时，以clk_1dn、clk_2dn、clk_3dn……clk_10dn输出信号作计数结果；2)编码器包括时间常数切换逻辑控制电路和编码逻辑电路两个部分，二输入或非门NOR1、三输入或非门NOR2以及三个上升沿触发的D触发器DFF1、DFF2、DFF3组成时间常数切换逻辑电路，确定时间常数的切换点，其输入输出信号连接关系为：NOR1的输入端接clk_7dn，clk_8dn，其输出信号j1连接DFF2的ck端；NOR2的输入端接clk_7dn，clk_8dn，clk_9dn，其输出信号j2连接DFF3的ck端，DFF1的信号的ck端连接clk_7d，DFF1、DFF2、DFF3的D端均连接vreg1信号基准，复位信号cp均连接分频器中的cp1信号，输出信号分别为ST0、ST1、ST2，代表了时间常数切换点；或非门NOR3、四个与非门NAND1、NAND2、NAND3、NAND4和三个反相器INV1、INV2、INV3构成编码逻辑电路，选择控制对电容充放电频率的信号通道，NOR3和NAND2的输入信号为ST1、ST2，NOR3通过反相器INV1连接至NAND1的一个输入端，其另一个输入端为NAND2的输出，NAND3的另一个输入端信号为ST0，NAND4的输入信号为ST0、ST1，NAND3和NAND4的输出信号分别为VS2、VS1，再分别连接反相器INV2、INV3得到的输出信号分别为VS2N、VS1N；3)四选一通道选择器由六个传输门TG1、TG2、TG3、TG4、TG5、TG6控制四个通道的导通与关断，TG1、TG2、TG4、TG5的输入分别连接clk、clk_1d、clk_2d、clk_3d，TG1和TG2的输出相连作为TG3的输入信号，TG4和TG5的输出相连作为TG6的输入信号，TG3和TG6的输出信号相连通过连接两个反相器输出信号fC1，由编码器生成的VS1作为TG3的正向控制信号和TG6的负向控制信号，VS2作为TG1和TG4的正向控制信号以及TG2和TG5的负向控制信号，VS1N作为TG3的负向控制信号和TG6的正向控制信号，VS2N作为TG2和TG5的正向控制信号以及TG1和TG4的负向控制信号；4)指数生成电路包括由两个放大器OTA1、OTA2，传输门TG7、TG8、TG9、TG10，电容C1、C2、C...

【专利技术属性】
技术研发人员：常昌远，李振，唐瑞，曹子轩，洪潮，张治学，
申请(专利权)人：东南大学，
类型：发明
国别省市：江苏;32