可缩放GPU中的数据分布组构制造技术

在一个实施例中，混合组构互连处理器内的多个图形处理器核。混合组构互连包含多个数据通道，其包含可编程虚拟数据通道。虚拟数据通道携带基于分组的消息的多个业务类别。虚拟数据通道和多个业务类别可被指配多个优先级中的一个优先级。虚拟数据通道可以独立仲裁。混合组构是可缩放的，并且能支持多个拓扑，包含多个堆叠式集成电路拓扑。

【技术实现步骤摘要】
【国外来华专利技术】
实施例一般涉及信息处理，并且更具体地说，涉及用在可缩放图形处理器中的数据分布组构（fabric）。
技术介绍
多核图形处理单元在从片上系统(SOC)集成电路到高端（high-end）离散图形处理器的范围的计算系统之间已经变得规范化。在高端图形的真实情况下，多核解决方案是增大图形处理性能的主要方法。对于SOC解决方案，多核图形处理器的使用允许降低系统功率，同时允许在高图形处理器工作载荷周期(period)期间的高性能。然而，当开发跨越多个功率和性能段的图形处理解决方案时，在组分（component）内的图形核的数量上的增大造成了可缩放性问题。在高端图形产品中使用的多核通信解决方案不适合由于成本和功耗的问题引起的低功率产品。在低功率图形中使用的通信解决方案一般未提供高端图形解决方案的充足性能。例如，一个图形核通信解决方案要经由唯一数据分布通道耦合各种图形处理器。然而，使用唯一通信通道呈现出用于设计意图跨越多个功率和性能段的图形处理器的困难。附图说明如下描述包含具有作为实现各种实施例的示例给出的说明的附图的论述。附图应该作为示例而非作为限制进行理解，附图中：图1是带有具有一个或多个处理器核和图形处理器的处理器的计算机系统的实施例的框图；图2是具有一个或多个处理器核、集成存储器控制器和集成图形处理器的处理器一个实施例的框图；图3是可以是分立图形处理单元或者可以是与多个处理核集成的图形处理器的图形处理器的一个实施例的框图；图4是图形处理器的图形处理引擎的实施例的框图；图5是图形处理器的另一实施例的框图；图6是包含处理元素阵列的线程执行逻辑的框图；图7图示了根据实施例的图形处理器执行单元指令格式；图8是包含图形流水线、媒体流水线、显示器引擎、线程执行逻辑和渲染输出流水线的图形处理器的另一实施例的框图；图9A是图示根据实施例的图形处理器命令格式的框图；图9B是图示根据实施例的图形处理器命令序列的框图；图10图示了根据实施例的数据处理系统的示范图形软件架构；图11是图形核组构装配（assembly）的实施例的框图；图12A-B图示了多个示范图形核拓扑；图13是包含数据分布组构的堆叠式(stacked)集成电路的实施例的框图；图14是根据实施例在虚拟通道上携带的多个业务类别的说明；以及图15是根据实施例的数据传送序列的流程图。具体实施方式如下描述描述了用在包含在处理器、计算机系统或其它处理设备内或与之关联的可缩放图形处理单元中的数据分布组构的处理逻辑。为了解释的目的，阐述了大量特定细节以提供下面描述的各种实施例的透彻理解。然而，对本领域技术实践人员将是显而易见的是，实施例可在没有这些特定细节的情况下实践。在其它实例中，众所周知的结构和装置以框图形式示出以避免模糊了基础原则，并且提供了实施例的更透彻理解。尽管其中一些如下实施例参考处理器进行描述，但对其它类型的电路或半导体装置可施加类似的技术和教导，因为这些教导适用于执行数据操纵的任何处理器或机器。概览——图1-3图1是根据实施例的数据处理系统100的框图。数据处理系统100包含一个或多个处理器102和一个或多个图形处理器108，并且可以是单个处理器台式系统、多处理器工作站系统或具有大量处理器102或处理器核107的服务器系统。在一个实施例中，数据处理系统100是用在移动、手持或嵌入式装置中的片上系统集成电路（SOC）。数据处理系统100的实施例可包含基于服务器的游戏平台或游戏控制台（包含游戏和媒体控制台、移动游戏控制台、手持游戏控制台或在线游戏控制台）或结合在其内。在一个实施例中，数据处理系统100是移动电话、智能电话、平板计算装置或移动因特网装置。数据处理系统100还可包含可穿戴装置（诸如智能手表可穿戴装置、智能眼镜装置、增强现实装置或虚拟现实装置）、与其耦合或集成在其内。在一个实施例中，数据处理系统100是具有一个或多个处理器102以及由一个或多个图形处理器108生成的图形界面的电视或机顶盒装置。一个或多个处理器102各包含用于处理指令的一个或多个处理器核107，所述指令当执行时执行用于系统和用户软件的操作。在一个实施例中，一个或多个处理器核107中的每个都配置成处理特定指令集109。指令集109可促进复杂指令集计算（CISC）、缩减指令集计算（RISC）或经由超长指令字(VLIW)的计算。多个处理器核107各可处理不同指令集109，其可包含用于促进其它指令集仿真的指令。处理器核107还可包含其它处理装置，诸如数字信号处理器(DSP)。在一个实施例中，一个或多个处理器102中的每个都包含高速缓冲存储器104。取决于架构，处理器102可具有单个内部高速缓存或多级内部高速缓存。在一个实施例中，高速缓冲存储器在处理器102的各种组分之间共享。在一个实施例中，处理器102还使用外部高速缓存（例如3级（L3）高速缓存或末级高速缓存（LLC））（未示出），其可使用已知高速缓存一致性技术在处理器核107之间共享。寄存器文件106此外被包含在处理器102中，其可包含用于存储不同类型数据的不同类型寄存器（例如整数寄存器、浮点寄存器、状况(status)寄存器和指令指针寄存器）。一些寄存器可以是通用寄存器，而其它寄存器可以是对处理器102的设计特定的。处理器102耦合到处理器总线110，以在处理器102与系统100中的其它组分之间传送数据信号。系统100使用示范“集线器”系统架构，包含存储器控制器集线器116和输入输出（I/O）控制器集线器130。存储器控制器集线器116促进存储器装置与系统100的其它组分之间的通信，同时I/O控制器集线器（ICH）130提供了经由本地I/O总线到I/O装置的连接。存储器装置120可以是动态随机存取存储器（DRAM）装置、静态随机存取存储器（SRAM）装置、闪存装置或具有充当过程存储器的适合性能的某一其它存储器装置。存储器120可存储当处理器102执行过程时供使用的数据122和指令121。存储器控制器集线器116还与可选的外部图形处理器112耦合，其可与处理器102中的一个或多个图形处理器108通信以执行图形和媒体操作。ICH130使外围设备能够经由高速I/O总线连接到存储器120和处理器102。I/O外围设备包含音频控制器146、固件接口128、无线收发器126（例如Wi-Fi、蓝牙）、数据存储装置124（例如硬盘驱动器、闪存等）以及用于将传统（例如个人系统2(PS/2)）装置耦合到系统的传统I/O控制器。一个或多个通用串行总线（USB）控制器142连接输入装置，诸如键盘和鼠标144组合。网络控制器134还可耦合到ICH130。在一个实施例中，高性能网络控制器（未示出）耦合到处理器总线110。图2是具有一个或多个处理器核202A-N、集成存储器控制器214和集成图形处理器208的处理器200的实施例的框图。处理器200可包含附加核（多达且包含由虚线框表示的附加核202N）。核202A-N中的每个核都包含一个或多个内部高速缓存单元204A-N。在一个实施例中，每个核还可以使用一个或多个共享高速缓存单元206。内部高速缓存单元204A-N和共享高速缓存单元206表示处理器200内的高速缓冲存储器层级。高速缓冲存储器层级本文档来自技高网...

【技术保护点】
一种处理器，包括：通用处理器核；一个或多个图形处理器核，用于处理指令以执行图形操作；具有至少一个数据通道的互连逻辑，用于互连所述一个或多个图形处理器核，并将所述图形处理器核与共享资源耦合；其中所述互连逻辑实现在虚拟通道上所述图形处理器核与所述共享资源之间的数据分布；以及其中所述虚拟通道包含具有多个业务分类的可编程业务分类系统。

【技术特征摘要】
【国外来华专利技术】2014.06.30 US 14/3204781.一种处理器，包括：通用处理器核；一个或多个图形处理器核，用于处理指令以执行图形操作；具有至少一个数据通道的互连逻辑，用于互连所述一个或多个图形处理器核，并将所述图形处理器核与共享资源耦合；其中所述互连逻辑实现在虚拟通道上所述图形处理器核与所述共享资源之间的数据分布；以及其中所述虚拟通道包含具有多个业务分类的可编程业务分类系统。2.如权利要求1所述的处理器，其中所述至少一个数据通道是共享总线。3.如权利要求1所述的处理器，其中所述互连逻辑包含多个数据通道。4.如权利要求3所述的处理器，其中所述多个数据通道中的每个都是单独时钟门控总线，并且其中每个总线都使用早期指示来发信号通知传入活动。5.如权利要求1所述的处理器，其中所述共享资源是共享存储器资源。6.如权利要求5所述的处理器，其中所述共享存储器资源是共享高速缓存。7.如权利要求1所述的处理器，其中所述互连逻辑实现多个虚拟通道上的所述数据分布。8.如权利要求7所述的处理器，其中所述多个虚拟通道基于可编程优先级系统仲裁。9.如权利要求7所述的处理器，其中所述可编程业务分类系统向所述多个虚拟通道中的单个虚拟通道指配所述多个业务分类的至少一个分类。10.如权利要求1所述的处理器，其中所述多个业务分类包含可编程优先级。11.如权利要求10所述的处理器，其中所述可编程优先级相对于所述多个虚拟通道的单个虚拟通道内的业务分类。12.如权利要求1所述的处理器，其中所述互连逻辑以比所述一个或多个图形处理器核更高的频率操作。13.如权利要求1所述的处理器，其中所述一个或多个图形处理器核包括三维（3D）集成电路堆叠，其包含多个图形处理器核。14.一种系统，包括：包含多个核的处理器，至少一个核包含用于处理图形指令的指令集，其中所述至少一个核经由具有至少一个时钟门控物理数据通道和一个或多个虚拟通道的互连逻辑与所述处理器上的共享资源耦合，每个虚拟通道携带具有多个可编程业务分类的数据，其中所述多个可编程业务分类中的每个都被指配给多个优先化虚拟通道之一；以及耦合到所述处理器的存储器。15.如权利要求14所述的系统，其中所述处理器包含三维（3D）集成电路堆叠，其包含多个图形处理器核。16.一种设备，包括：用于确定对于从...

【专利技术属性】
技术研发人员：A科克，L斯特里拉马萨马，A阿利，
申请(专利权)人：英特尔公司，
类型：发明
国别省市：美国;US