一种主从系统故障检测处理系统技术方案

本申请公开的一种主从系统故障检测处理系统，包括：过欠压检测电路和开关控制电路，其中，过欠压检测电路通过第一电阻和第二电阻进行待测电源信号的分压，进行过压阈值设置。通过第三电阻和第四电阻进行待测电源信号的分压，进行欠压阈值设置；第一NMOS管、第二NMOS管采用开漏输出。当电源电压正常时，过欠压检测电路向开关控制电路输出高电信号，当电源电压过压或欠压时，过欠压检测电路向开关控制电路输出低电平信号，完成电源过欠压故障的检测。相对于现有技术中过欠压检测电路，本申请公开的过欠压检测电路的电路结构简单，使用的电子元件数量较少，进而减小了主从系统故障检测处理系统电路的占用空间。

【技术实现步骤摘要】

本申请涉及工业控制领域，更具体地说，涉及一种主从系统故障检测处理系统。
技术介绍
随着电子技术的发展，控制系统的集成程度越来越高，单块高性能的处理器无法满足系统多样性功能要求，这就需要利用FPGA芯片驱动的差分传输线作为通信总线，将多个处理器通过主从设备的控制方式连接起来实现多样性功能。处理器、FPGA芯片采用小电压供电，电压容差范围窄，导致对于电压的精确性要求越来越高，当供电电压低于或者高于正常工作电压范围时，都会导致处理器或者FPGA芯片工作在异常状态，从而使处理器或者FPGA芯片输出错误，直接导致危险事件的发生或者通信总线锁死，造成系统安全性、可用性变差。这就需要在设计中增加电源过压、欠压检测机制通过关闭通信总线的方法规避上述问题。但是，现有的电源过欠压检测电路如图1至图3所示，电路设计复杂、使用电子元件数量较多、占用空间大。
技术实现思路
有鉴于此，本申请提出一种主从系统故障检测处理系统，欲实现简化过欠压检测电路，减小电子元件数量，以减小系统电路占用空间的目的。为了实现上述目的，现提出的方案如下：一种主从系统故障检测处理系统，包括：过欠压检测电路和开关控制电路，其中，所述过欠压检测电路包括第一电阻、第二电阻、第三电阻、第四电阻、第五电阻、第一比较器、第二比较器、第一NMOS管、第二NMOS管、第一电源和电压基准源；在待测电源和地之间依此串联第一电阻和第二电阻；第一电阻和第二电阻的连接点连接于第一比较器的同相输入端，第一比较器的反相输入端连接电压基准源的正极，电压基准源的负极接地，第一比较器的输出端与第一NMOS管的栅极相连，第一NMOS管的源极接地，第一NMOS管的漏极与第五电阻的第一端相连，第一电源与第五电阻的第二端相连；在待测电源和地之间依此串联第三电阻和第四电阻；第三电阻和第四电阻的连接点连接于第二比较器的反相输入端，第二比较器的同相输入端连接所述电压基准源的正极，第二比较器的输出端与第二NMOS管的栅极相连，第二NMOS管的源极接地，第二NMOS管的漏极与所述第五电阻的第一端相连；所述开关控制电路与所述第五电阻的第一端相连，用于根据过欠压检测电路输出的检测信号，控制通信总线的打开和闭合。优选的，所述开关控制电路包括：第六电阻、PMOS管、第二电源和NPN型晶体管，其中，第六电阻的一端分别与第二电源和PMOS管的源极相连，第六电阻的另一端分别与PMOS管的栅极和NPN型晶体管的集电极相连；NPN型晶体管的发射极接地，NPN型晶体管的基极作为开关控制电路的输入端，与所述第五电阻的第一端相连；PMOS管的漏极与FPGA芯片中第一BANK相连，所述第一BANK用于通信总线的驱动。优选的，所述PMOS管采用一种封装下的双MOS管实现。优选的，所述第一NMOS管和第二NMOS管均采用一种封装下的双MOS管实现。优选的，所述系统还包括：通信总线故障检测电路，所述通信总线故障检测电路包括处理器、第七电阻和第三NMOS管；第七电阻的一端与处理器的输出端相连，第七电阻的另一端与第三NMOS管的栅极相连；第三NMOS管的源极接地，第三NMOS管的漏极与所述第五电阻的第一端相连；当所述处理器检测到通信总线存在故障时，所述处理器的输出端输出高电平，当所述处理器未检测到通信总线存在故障时，所述处理器的输出端输出低电平。优选的，所述第三NMOS管采用一种封装下的双MOS管实现。优选的，所述通信总线故障检测电路还包括：第八电阻和第三电源；第八电阻的一端与所述第三NMOS管的栅极相连，第八电阻的另一端与所述第三电源相连。从上述的技术方案可以看出，本申请公开的主从系统故障检测处理系统，包括：过欠压检测电路和开关控制电路，其中，过欠压检测电路通过第一电阻R1和第二电阻R2进行待测电源信号的分压，进行过压阈值设置。通过第三电阻R3和第四电阻R4进行待测电源信号的分压，进行欠压阈值设置；第一NMOS管、第二NMOS管采用开漏输出。当电源电压正常时，过欠压检测电路向开关控制电路输出高电信号，当电源电压过压或欠压时，过欠压检测电路向开关控制电路输出低电平信号，完成电源过欠压故障的检测。相对于现有技术中过欠压检测电路，本申请公开的过欠压检测电路的电路结构简单，使用的电子元件数量较少，进而减小了主从系统故障检测处理系统电路的占用空间。附图说明为了更清楚地说明本申请实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。图1为现有技术中电源过欠压检测电路结构图；图2为图1中所示过欠压选择电路的具体电路结构图；图3为图1中所示过欠电压判断电路的具体电路结构图；图4为本实施例公开的一种主从系统故障检测处理系统的电路结构图；图5为图4中所示开关控制电路的具体电路结构图；图6为本实施例公开的另一种主从系统故障检测处理系统的电路结构图；图7为本实施例公开的另一种主从系统故障检测处理系统的电路结构图。具体实施方式下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。现对本申请设计的名词进行解释，以便于对本申请方案的理解：FPGA：现场可编程门阵列，它是在PAL、GAL、CPLD等可编程器件的基础上进一步发展的产物。差分传输：差分传输是一种信号传输技术，区别于传统的一根信号线一根地线的做法，差分传输的信号线上的振幅相等，相位相反。一种主从系统故障检测处理系统，参见图4所示，包括：过欠压检测电路和开关控制电路，其中，过欠压检测电路，包括第一电阻R1、第二电阻R2、第三电阻R3、第四电阻R4、第五电阻R5、第一比较器Q1、第二比较器Q2、第一NMOS管Q3、第二NMOS管Q4、第一电源V1和电压基准源V0。在待测电源VCC和地之间依此串联第一电阻R1和第二电阻R2。第一电阻R1和第二电阻R2的连接点连接于第一比较器Q1的同相输入端(+)，第一比较器Q1的反相输入端(-)连接电压基准源V0的正极，电压基准源V0的负极接地，第一比较器Q1的输出端与第一NMOS管Q3的栅极相连，第一NMOS管Q3的源极接地，第一NMOS管Q3的漏极与第五电阻R5的第一端相连，第一电源V1与第五电阻R5的第二端相连。在待测电源VCC和地之间依此串联第三电阻R3和第四电阻R4。第三电阻R3和第四电阻R4的连接点连接于第二比较器Q2的反相输入端(-)，第二比较器Q2的同相输入端(+)连接电压基准源V0的正极，第二比较器Q2的输出端与第二NMOS管Q4的栅极相连，第二NMOS管Q4的源极接地，第二NMOS管Q4的漏极与第五电阻R5的第一端相连。开关控制电路与第五电阻R5的第一端相连，用于根据过欠压检测电路输出的检测信号，控制通信总线的打开和闭合。本实施例公开的主从系统故障检测处理系统，包括：过欠压检测电路和开关控制电路，其中，过欠压检测电路通过第一电阻和第二电阻进行待测电源信号的分压，进行过压阈本文档来自技高网...

【技术保护点】
一种主从系统故障检测处理系统，其特征在于，包括：过欠压检测电路和开关控制电路，其中，所述过欠压检测电路包括第一电阻、第二电阻、第三电阻、第四电阻、第五电阻、第一比较器、第二比较器、第一NMOS管、第二NMOS管、第一电源和电压基准源；在待测电源和地之间依此串联所述第一电阻和所述第二电阻；所述第一电阻和所述第二电阻的连接点连接于所述第一比较器的同相输入端，所述第一比较器的反相输入端连接所述电压基准源的正极，所述电压基准源的负极接地，所述第一比较器的输出端与所述第一NMOS管的栅极相连，所述第一NMOS管的源极接地，所述第一NMOS管的漏极与所述第五电阻的第一端相连，所述第一电源与所述第五电阻的第二端相连；在所述待测电源和地之间依此串联所述第三电阻和所述第四电阻；所述第三电阻和所述第四电阻的连接点连接于所述第二比较器的反相输入端，所述第二比较器的同相输入端连接所述电压基准源的正极，所述第二比较器的输出端与所述第二NMOS管的栅极相连，所述第二NMOS管的源极接地，所述第二NMOS管的漏极与所述第五电阻的第一端相连；所述开关控制电路与所述第五电阻的第一端相连，用于根据过欠压检测电路输出的检测信号，控制通信总线的打开和闭合。...

【技术特征摘要】
1.一种主从系统故障检测处理系统，其特征在于，包括：过欠压检测电路和开关控制电路，其中，所述过欠压检测电路包括第一电阻、第二电阻、第三电阻、第四电阻、第五电阻、第一比较器、第二比较器、第一NMOS管、第二NMOS管、第一电源和电压基准源；在待测电源和地之间依此串联所述第一电阻和所述第二电阻；所述第一电阻和所述第二电阻的连接点连接于所述第一比较器的同相输入端，所述第一比较器的反相输入端连接所述电压基准源的正极，所述电压基准源的负极接地，所述第一比较器的输出端与所述第一NMOS管的栅极相连，所述第一NMOS管的源极接地，所述第一NMOS管的漏极与所述第五电阻的第一端相连，所述第一电源与所述第五电阻的第二端相连；在所述待测电源和地之间依此串联所述第三电阻和所述第四电阻；所述第三电阻和所述第四电阻的连接点连接于所述第二比较器的反相输入端，所述第二比较器的同相输入端连接所述电压基准源的正极，所述第二比较器的输出端与所述第二NMOS管的栅极相连，所述第二NMOS管的源极接地，所述第二NMOS管的漏极与所述第五电阻的第一端相连；所述开关控制电路与所述第五电阻的第一端相连，用于根据过欠压检测电路输出的检测信号，控制通信总线的打开和闭合。2.根据权利要求1所述的系统，其特征在于，所述开关控制电路包括：第六电阻、PMOS管、第二电源和NPN型晶体管，其中，所述第六电阻的一端分别与所述第二电源和所述PMOS管的源极相连，所述第六电阻的另一端分别与所述PMOS管的栅极和所述NPN型晶体管的集电极相连；所述NPN型晶体管的发射极接地，所述NPN型晶体管的基极作为所述开关控制电路的输入端，与所述第五电阻的第一端相连；所述PMOS管的漏极与FPGA芯片中第一BANK相连，所述第一BANK用于通信总线的驱动。3.根据权利要求2所述的系统，其特征...

【专利技术属性】
技术研发人员：江竹轩，朱杰，董良健，庞欣然，
申请(专利权)人：浙江中控技术股份有限公司，
类型：发明
国别省市：浙江;33