可自同步网络制造技术

本发明专利技术涉及一种包括多个节点的可同步网络。本发明专利技术具体涉及大规模网络中的时钟分布和自组织的同步。本发明专利技术还涉及一种用于使包括多个节点的网络同步的方法。本发明专利技术的目的在于提供一种用于使包括多个互连节点的网络同步的解决方案，其提供稳定的同步状态，尤其对于大规模网络。这个目的被实现，其中所述网络的每个互连的信号传输速度和长度被配置成引起由一个节点从所述互连的另一个节点接收的信号的延迟，所述延迟大于接收节点的可控振荡器的自由运行周期的百万分之一，使得在与所述网络的另一个节点互动中以连续自组织的过程针对所述网络的全部节点实现振荡的全网络同步。

【技术实现步骤摘要】
【国外来华专利技术】
本专利技术涉及一种包括多个节点的可同步网络。本专利技术具体涉及大规模网络中的时钟分布和自组织的同步，所述大规模网络如高性能多处理器芯片上系统(MPSoC)架构、移动通信中的大规模多输入多输出(MIMO)系统、多核处理器应用或GPU同步。本专利技术还涉及一种用于使包括多个节点的网络同步的方法。
技术介绍
MPSoC由亚微米半导体装置制造技术启用，其已经变成现代通信和计算系统的关键部件。近来，将一个或多个处理核芯集成在单个硅裸片中的趋势已经发展加快，其受助于机械占据面积、计算性能、能量和成本效率方面的有前景的益处。因此，增加核芯的数目通过平行处理直接转变成高性能并且相比于单核解决方案转变成高效率。现今，成千上万个核芯被集成在一个单芯片上。为了确保稳定并定义完善的系统，一种常见的同步策略是分开处理块的计时。全局异步局部同步(GALS)计时产生简化的时钟树并且允许芯片上时钟生成以使所需的I/O引脚数目最小化。因此，异构MPSoC内的时钟频率和供应电压可按每个核芯进行动态调整。然而，GALS计时技术的灵活性、可扩展性和其它益处伴随由不相连的时钟域之间的另外通信延迟引起的性能代偿。这恰好描述了GALS方法的瓶颈。相比之下，对于高性能微处理器来说，使用如图1所示的全局同步设计，其中计时网络(13)的全部核芯(11)共用一个主时钟(12)。与GALS计时相比，核芯之间的通信延迟被显著减小。考虑下一代MPSoC，必须对很大的芯片区域进行同步计时。实施基于主时钟的时钟树(参见图1)，MPSoC内的时钟信号必须在数毫米范围内被传输，这是速度、功率和可靠性的众所周知的瓶颈。此外，传统的全局同步计时电路对于具有许多核芯、不断增大的芯片尺寸和电线引发的延迟的大型MPSoC来说已经变得很困难。此外，时钟树消耗大量功率，功率对于移动通信系统来说至关重要。GALS和全局同步设计这两种计时技术在如大规模多输入多输出(MIMO)系统和MPSoC等的大规模网络上达到了其极限。网络同步和时钟分布的另一种策略涉及分布式网络节点在不存在夹带的主时钟的情况下的自组织的同步。“Mutuallyconnectedphase-lockedloopnetworks:dynamicalmodelsanddesignparameters”byF.M.Orsatti,R.Carareto,J.R.C.Piqueira,IETCircuitDevicesSyst.,2008,Vol.2,No.6,pp.495-508涉及通过使用相互连接的架构而非主从型架构来分布时钟信号。以数字方式研究相互连接的数字PLL网络的数学模型；其中相位检测器的类别限于JK触发器相位检测器和电荷泵相位检测器。在Orsatti等人中所述的装置的情况下，不可能通过XORPD来建立具有三个或更多个节点的相互连接的网络。此外，明确地忽略信号传输时间。根据单独的节点参数和网络连接性，考虑节点是具有非线性耦合条件的非线性振荡器，推断出同步状态存在的条件。“Multiplesynchronousstatesinstaticdelay-freemutuallyconnectedPLLnetworks”byF.M.Orsatti,R.Carareto,J.R.C.Piqueira,SignalProcessing90(2010)2072-2082涉及数字相位锁定环路的相互连接的网络。以数字方式研究相互连接的数字PLL网络的数学模型，其中相位检测器的类别限于JK触发器相位检测器。甚至对于不具有延迟的静态网络，所述网络也可存在不同的同步状态。然而，这些论文处理振荡器之间不存在时间延迟或时间延迟可忽略的网络。而且，在这两篇论文中，相位检测器的类别限于JK触发器和/或电荷泵相位检测器。因此，论文中提出的解决方案不包括具有不同类型的相位检测器的网络并且不能应用于网络节点之间展现出很大的时间延迟的网络。WO2013/178237A1涉及一种互连的通信节点的通信网络，每个节点包括振荡器，所述振荡器相互耦合至其它通信节点的振荡器。所述振荡器生成周期性同步脉冲。通信节点进一步包括：传输器，所述传输器用于将同步脉冲传输至其它通信节点；接收器，其用于从其它通信节点接收同步脉冲；以及同步单元，其用于通过在从其它通信节点接收到同步脉冲时调整由振荡器生成的同步脉冲的相位，而使由振荡器生成的同步脉冲的相位与从其它通信节点接收的同步脉冲的相位同步。同步单元以如下方式调整由振荡器生成的同步脉冲的相位：针对通信网络的全部通信节点实现保证的全网络同步。然而，WO2013/178237A1明确地将通信节点之间的同步脉冲的传输时间延迟限于振荡器周期的八分之一。因此，本公开不为展现出超过振荡器周期的八分之一的传输时间延迟的网络(即，高度集成的芯片网络)提供合适的解决方案。此外，这个解决方案假定脉冲耦合。需要随机同步脉冲发射来保证同步。因此，这个解决方案不适于利用时间连续的耦合来进行时钟分布。US2009/183019A1涉及一种具有多个时钟岛的系统，每个时钟岛由共同的时钟发生器计时。预定量的时钟偏斜可由可编程的延迟元件引入以随着时间抹除相应逻辑的瞬时电源电流需求。此外，出于信息传输目的，使用另外的延迟器来补偿不同时钟岛之间的时钟偏斜。因此，US2009/183019A1的目的在于使用可编程的延迟元件在具有单个时钟发生器的系统中建立时钟偏斜。
技术实现思路
本专利技术的目的是提供一种用于使包括多个互连节点的网络同步的解决方案，其提供稳定的同步状态，尤其对于大规模网络。此处，同步状态涉及在网络节点之间具有与时间无关的相位差的网络的任何状态。在这样一个网络中，网络的每个节点从另一个节点接收至少一个输入并且将其输出传输至至少另一个节点。这个目的使用根据独立设备技术方案所述的节点网络和根据独立方法技术方案所述的使网络同步的方法实现。本专利技术涉及一种包括多个互连节点的网络。所述节点包括可控振荡器，所述可控振荡器生成时间连续的同步信号用于使网络的多个互连节点同步。所述节点进一步包括控制器，所述控制器用于比较由可控振荡器生成的时间连续的同步信号的相位与从网络的另一个节点接收的外部时间连续的同步信号的相位并且通过调整由可控振荡器生成的时间连续的同步信号的频率而使该两个相位同步。从网络的另一个节点接收的外部时间连续的同步信号相对于由另一个节点传输的时间连续的同步信号被延迟一段时间延迟。这类延迟可实现用于实现这类系统中的同步状态的功能。所述时间延迟可为由通过另一个节点进行的外部时间连续的同步信号的传输与通过该节点进行的外部时间连续的同步信号的随后接收之间的传输时间引起的传输时间延迟。所述传输时间延迟可通过调整传输同步信号的连接的长度以及考虑信号传输速度而进行调谐。所述时间延迟除包括传输时间延迟之外还可包括任何可调谐的另外的时间延迟。控制器反复地调整由可控振荡器生成的时间连续的同步信号的频率，使得针对网络的全部节点实现振荡器的全网络同步。所述同步因此通过网络中的节点互动而以连续的自组织的过程实现。控制器可为具有由可调谐振荡器生成的时间连续的同步信号的反馈的任何控制系统。具体地说，控制器与可控振荡器组合可形成相位锁定环路(PLL)。PLL是能够通过评估相互的相位差并相应本文档来自技高网...

【技术保护点】
网络(22)，其包括多个节点(21)，其中所述节点中的每个与所述网络的至少另一个节点互连并且所述互连暗指所述互连的第一节点的输出连接至所述互连的第二节点的输入并且所述第二节点和/或第三节点的输出连接至所述第一节点的输入；每个节点(21)包括：a.可控振荡器(33)，其被配置成生成时间连续的同步信号用于使所述网络的所述多个互连节点同步；b.控制器(31、32)，其被配置成通过调整由所述可控振荡器生成的时间连续的同步信号的频率，比较所述可控振荡器(33)生成的时间连续的同步信号的相位与从所述网络的另一个节点或多个其它节点接收的外部时间连续的同步信号的相位并且使该两个相位同步，所述控制器(33)被进一步配置成反复调整由所述可控振荡器生成的时间连续的同步信号的频率；c.其中所述网络的每个互连的信号传输速度和长度被配置成引起由节点从所述互连的另一个节点或多个其它节点接收的信号的延迟，所述延迟大于接收节点的所述可控振荡器的自由运行周期的百万分之一使得在与所述网络的所述另一个节点或所述多个其它节点的互动中以连续的自组织的过程针对所述网络的全部节点实现振荡器的全网络同步。

【技术特征摘要】
【国外来华专利技术】2014.06.20 EP 14173279.21.网络(22)，其包括多个节点(21)，其中所述节点中的每个与所述网络的至少另一个节点互连并且所述互连暗指所述互连的第一节点的输出连接至所述互连的第二节点的输入并且所述第二节点和/或第三节点的输出连接至所述第一节点的输入；每个节点(21)包括：a.可控振荡器(33)，其被配置成生成时间连续的同步信号用于使所述网络的所述多个互连节点同步；b.控制器(31、32)，其被配置成通过调整由所述可控振荡器生成的时间连续的同步信号的频率，比较所述可控振荡器(33)生成的时间连续的同步信号的相位与从所述网络的另一个节点或多个其它节点接收的外部时间连续的同步信号的相位并且使该两个相位同步，所述控制器(33)被进一步配置成反复调整由所述可控振荡器生成的时间连续的同步信号的频率；c.其中所述网络的每个互连的信号传输速度和长度被配置成引起由节点从所述互连的另一个节点或多个其它节点接收的信号的延迟，所述延迟大于接收节点的所述可控振荡器的自由运行周期的百万分之一使得在与所述网络的所述另一个节点或所述多个其它节点的互动中以连续的自组织的过程针对所述网络的全部节点实现振荡器的全网络同步。2.根据权利要求1所述的网络，其中每个节点可包括另外的延迟器(45；215)，所述延迟器(45；215)被布置在所述互连内或由控制器实现。3.根据权利要求1或2所述的网络，其中在每个节点中，反馈延迟τf，k、所述可控振荡器的自由运行频率ωk、耦合强度Kk、控制器内的滤波器的脉冲响应pk(u)、包括由互连的长度引起的延迟τs和可选地由延迟器引起的延迟τd的延迟τkl经过配置使得相对于相位锁定的同步状态的相位差被连续减小。4.根据权利要求3所述的网络(22)，其中在每个节点中，反馈延迟τf，k、所述可控振荡器的自由运行频率ωk、耦合强度Kk、控制器内的滤波器的脉冲响应pk(u)、包括由互连的长度引起的延迟τs和可选地由延迟器引起的延迟τd的延迟τkl经过配置使得以下方程式的λ的全部解满足Re(λ)＜0：(λp^k(λ)+e-λτf,kΣl=1NdklnkKkh′k(-Ω[τkl-τf,k]-Δkl))ck=Σl=1NdklnkKkh′k(-Ω[τkl-τf,k]-Δkl)e-λτklcl]]>其中dkl指示节点k与l之间的互连。5.根据权利要求1至4中一项所述的网络，其中在每个节点中，所述控制器包括相位检测器(31)，所述相位检测器(31)被配置成比较外部时间连续的同步信号的相位与由所述可控振荡器生成的时间连续的同步信号的相位。6.根据权利要求5所述的网络(22)，其中每个节点进一步包括组合器(66)，所述组合器(66)用于组合从所述网络的其它节点接收的外部时间连续的同步信号以生成组合的外部时间连续的同步信号并且其中所述相位检测器比较(61)由所述可控振荡器(63)生成的时间连续的同步信号的相位与所述组合的外部时间连续的同步信号的相位。7.根据权利要求5所述的网络，其中在每个节点中，所述相位检测器(511、512、513、514)被配置成单个地比较由所述可控振荡器生成的时间连续的同步信号的相位与每个外部时间连续的同步信号的相位以生成多个相位检测器信号；并且其中所述组合器(56)组合所述相位检测器信号以控制所述可控振荡器(53)。8.根据权利要求3至6中任一项所述的网络，其中每个节点包括多个延...

【专利技术属性】
技术研发人员：L·韦策尔，F·宇力赫，D·J·约尔格，G·费特魏斯，W·拉韦，A·普拉基斯，
申请(专利权)人：德累斯顿工业大学，马克斯·普朗克科学促进协会，
类型：发明
国别省市：德国;DE