电子设备制造技术

本技术提供一种电子设备。根据本文件的一个实施方式的电子设备包括半导体存储器，且半导体存储器可以包括：衬底；多个结构，所述多个结构形成在衬底之上以彼此间隔开，每个结构包括具有可变磁化方向的自由层、具有钉扎磁化方向的钉扎层、以及介于自由层与钉扎层之间的隧道势垒层；以及磁校正层，形成为与所述多个结构相邻，且被构造成减少钉扎层所产生的杂散磁场对自由层的影响。

Electronic equipment

The invention provides an electronic device. According to one embodiment of the electronic device files including semiconductor memory and semiconductor memory may include a substrate; a plurality of structures, the plurality of structures are formed to spaced above the substrate, each structure has a variable direction of magnetization of the free layer, has pinned magnetization pinned layer, and between the the free layer and the pinned layer between the tunnel barrier layer; and the magnetic correction layer, formed with a plurality of the adjacent structure, and is configured to reduce the influence of stray magnetic field generated by the nail pinning layer on the free layer.

【技术实现步骤摘要】
相关申请的交叉引用本专利文件要求2015年7月24日提交的申请号为10-2015-0104876、名称为“电子设备及用于制造其的方法”的韩国专利申请的优先权，其全部内容通过引用整体合并于此。
本专利文件涉及存储电路或器件和它们在电子设备或系统中的应用。
技术介绍
近来，随着电子设备或装置趋向于微型化、低功耗、高性能、多功能等，需要能在诸如计算机、便携式通信设备等的各种电子设备或装置中储存信息的电子设备，且已经对这样的电子设备进行研发。这种电子设备的示例包括能使用根据施加的电压或电流而在不同的电阻状态之间切换的特性来储存数据的电子设备，且可以用各种配置来实现，例如，RRAM(电阻式随机存取存储器)、PRAM(相变随机存取存储器)、FRAM(铁电随机存取存储器)、MRAM(磁随机存取存储器)、电子熔丝等。
技术实现思路
本专利文件中的公开技术包括存储电路或器件及其它们在电子设备或系统中的应用以及电子设备的各种实施方式，其中电子设备包括能改善可变电阻元件的特性且具有低水平制造工艺难度的半导体存储器。在一个方面，一种电子设备可以包括半导体存储器，且半导体存储器可以包括：衬底；多个结构，形成在衬底之上以彼此间隔开，每个结构包括具有可变磁化方向的自由层、具有钉扎磁化方向的钉扎层、以及介于自由层与钉扎层之间的隧道势垒层；以及磁校正层，形成为与所述多个结构相邻且被构造成减少钉扎层所产生的杂散磁场对自由层的影响。上述电子设备的实施方式可以包括以下实施方式中的一个或更多个。磁校正层填充所述多个结构之间的空间的至少一部分。自由层、钉扎层和磁校正层的磁化方向与衬底的表面实质垂直，且钉扎层的磁化方向与磁校正层的磁化方向反向平行。半导体存储器还包括：第一绝缘间隔件层，介于所述多个结构中的每个结构与磁校正层之间。第一绝缘间隔件层沿着所述多个结构中的每个结构的顶表面和侧表面形成。半导体存储器还包括：第二绝缘间隔件层，形成在磁校正层的顶表面上。磁校正层的顶表面处在与形成在所述多个结构的顶表面上的第一绝缘间隔件层相同的垂直水平处。磁校正层的顶表面设置得比形成在所述多个结构的顶表面上的第一绝缘间隔件层低。磁校正层的顶表面位于比第一绝缘间隔件层高。半导体存储器还包括：接触插塞，设置在所述多个结构之上，且与所述多个结构中的每个结构耦接。接触插塞通过形成在接触插塞的侧壁上的第三绝缘间隔件层而与磁校正层绝缘。半导体存储器还包括：接触插塞，形成在衬底与所述多个结构之间，使得接触插塞与所述多个结构中的每个结构的底表面耦接，且接触插塞具有比所述多个结构中的每个结构的底表面大的顶表面。在另一个方面，一种电子设备可以包括半导体存储器，且半导体存储器可以包括：衬底；可变电阻元件，形成在衬底之上且彼此间隔开，每个可变电阻元件包括自由磁性层、钉扎磁性层、以及介于自由磁性层与钉扎磁性层之间的隧道势垒层；磁校正层，设置为沿与磁校正层的表面平行的方向与可变电阻元件相邻且与可变电阻元件电隔离，其中，磁校正层表现出与钉扎磁性层的磁化方向相反的磁化方向以抵消钉扎磁性层的磁场对自由磁性层的影响；以及第一电绝缘材料，形成在可变电阻元件与磁校正层之间，以使磁校正层与可变电阻元件绝缘。上述电子设备的实施方式可以包括以下实施方式中的一个或更多个。磁校正层形成在可变电阻元件之间，以填充可变电阻元件之间的空间的至少一部分。半导体存储器还包括：第一电接触插塞，在可变电阻元件之下与可变电阻元件电接触；以及第二电接触插塞，在可变电阻元件之上与可变电阻元件电接触，其中，第一电接触插塞和第二电接触插塞被配置成共同提供流经可变电阻元件的电流。第一电接触插塞具有比可变电阻元件的底表面宽度大的顶表面。第二电接触插塞具有比可变电阻元件的顶表面宽度小的底表面。电子设备还可以包括微处理器，微处理器包括：控制单元，被配置成从微处理器的外部接收包括命令的信号，以及执行对命令的提取、解码或者控制微处理器的信号的输入或输出；操作单元，被配置成基于控制单元解码命令的结果来执行操作；以及存储单元，被配置成储存用于执行操作的数据、与执行操作的结果相对应的数据或者被执行操作的数据的地址，其中，半导体存储器是微处理器中的存储单元的部件。电子设备还可以包括处理器，处理器包括：核心单元，被配置成基于从处理器的外部输入的命令而使用数据来执行与命令相对应的操作；高速缓冲存储单元，被配置成储存用于执行操作的数据、与执行操作的结果相对应的数据或者被执行操作的数据的地址；以及总线接口，连接在核心单元与高速缓冲存储单元之间，且被配置成在核心单元与高速缓冲存储单元之间传输数据，其中，半导体存储器是处理器中的高速缓冲存储单元的部件。电子设备还可以包括处理系统，处理系统包括：处理器，被配置成对由处理器接收到的命令解码以及基于解码命令的结果来控制针对信息的操作；辅助存储器件，被配置成储存用于将命令解码的程序和信息；主存储器件，被配置成调用和储存来自辅助存储器件的程序和信息，使得处理器能在运行程序时使用程序和信息来执行操作；以及接口设备，被配置成执行处理器、辅助存储器件和主存储器件中的至少一个与外部之间的通信，其中，半导体存储器是处理系统中的辅助存储器件或主存储器件的部件。电子设备还可以包括数据储存系统，数据储存系统包括：储存设备，被配置成储存数据和不管电源如何都保存储存的数据；控制器，被配置成根据从外部输入的命令来控制数据输入储存设备和从储存设备输出数据；暂时储存设备，被配置成暂时储存在储存设备与外部之间交换的数据；以及接口，被配置成在储存设备、控制器和暂时储存设备中的至少一个与外部之间执行通信，其中，半导体存储器是数据储存系统中的储存设备或暂时储存设备的部件。电子设备还可以包括存储系统，存储系统包括：存储器，被配置成储存数据和不管电源如何都保存储存的数据；存储器控制器，被配置成根据从外部输入的命令来控制数据输入存储器和从存储器输出数据；缓冲存储器，被配置成缓冲在存储器与外部之间交换的数据；以及接口，被配置成在存储器、存储器控制器和缓冲存储器中的至少一个与外部之间执行通信，其中，半导体存储器是存储系统中的存储器或缓冲存储器的部件。在另一个方面，一种用于制造包括半导体存储器的电子设备的方法可以包括：在衬底之上形成多个结构，每个结构包括具有可变磁化方向的自由层、具有钉扎磁化方向的钉扎层、以及介于自由层与钉扎层之间的隧道势垒层；以及形成填充所述多个结构之间的空间的至少一部分的磁校正层，磁校正层被构造为在自由层处、沿与钉扎层产生的杂散磁场的磁化方向相反的方向产生磁化方向。上述方法的实施方式可以包括以下实施方式中的一个或更多个。所述方法权利要求还包括，在形成所述多个结构之后且在形成磁校正层之前：沿着形成有所述多个结构的所得结构的整个表面形成第一绝缘间隔件层。形成磁校正层包括：在第一绝缘间隔件层之上形成磁校正材料；以及去除磁校正材料的上部以便暴露出第一绝缘间隔件层的顶部。所述方法还包括，在形成磁校正层之后：形成覆盖磁校正层的顶表面的第二绝缘间隔件层。执行磁校正层的形成，使得磁校正层位于第一绝缘间隔件层之上。所述方法还包括，在形成磁校正层之后：通过选择性地刻蚀所述多个结构之上的磁校正层和第一绝缘间隔件层来形成暴露出所述多个结构中的每个结构的顶表面的孔；在本文档来自技高网...

【技术保护点】
一种电子设备，包括半导体存储器，其中半导体存储器包括：衬底；多个结构，形成在衬底之上以彼此间隔开，每个结构包括具有可变磁化方向的自由层、具有钉扎磁化方向的钉扎层、以及介于自由层与钉扎层之间的隧道势垒层；以及磁校正层，形成为与所述多个结构相邻且被构造成减少钉扎层所产生的杂散磁场对自由层的影响。

【技术特征摘要】
2015.07.24 KR 10-2015-01048761.一种电子设备，包括半导体存储器，其中半导体存储器包括：衬底；多个结构，形成在衬底之上以彼此间隔开，每个结构包括具有可变磁化方向的自由层、具有钉扎磁化方向的钉扎层、以及介于自由层与钉扎层之间的隧道势垒层；以及磁校正层，形成为与所述多个结构相邻且被构造成减少钉扎层所产生的杂散磁场对自由层的影响。2.根据权利要求1所述的电子设备，其中，磁校正层填充所述多个结构之间的空间的至少一部分。3.根据权利要求1所述的电子设备，其中，自由层、钉扎层和磁校正层的磁化方向与衬底的表面实质垂直，以及钉扎层的磁化方向与磁校正层的磁化方向反向平行。4.根据权利要求1所述的电子设备，其中，半导体存储器还包括：第一绝缘间隔件层，介于所述多个结构中的每个结构与磁校正层之间。5.根据权利要求4所述的电子设备，其中，第一绝缘间隔件层沿着所述多个结构中的每个结构的顶表面和侧表面形成。6.根据权利要求4所述的电子设备，其中，半导体存储器还包括：第二绝缘间隔件层，形成在磁校正层的顶表面上。7.根据权利要求5所述的电子设备，其中，磁校正层的顶表面处在与第一绝缘间隔件层相同的垂直水平处，所述第一绝缘间隔件层形成在所述多个结构的顶表面上。8.根据权利要求5所述的电子设备，其中，磁校正层的顶表面设置得比第一绝缘间隔件层低，所述第一绝缘间隔件层形成在所述多个结构的顶表面上。9.根据权利要求5所述的电子设备，其中，磁校正层的顶表面位于比第一绝缘间隔件层高。10.根据权利要求1所述的电子设备，其中，半导体存储器还包括：接触插塞，设置在所述多个结构之上，且与所述多个结构中的每个结构耦接。11.根据权利要求10所述的电子设备，其中，接触插塞通过形成在接触插塞的侧壁上的第三绝缘间隔件层而与磁校正层绝缘。12.根据权利要求1所述的电子设备，还包括接触插塞，接触插塞形成在衬底与所述多个结构之间，使得接触插塞与所述多个结构中的每个结构的底表面耦接且具有比所述多个结构中的每个结构的底表面大的顶表面。13.根据权利要求1所述的电子设备，还包括处理器，所述处理器包括：核心单元，被配置成基于从处理器外部输入的命令而使用数据来执行与命令相对应的操作；高速缓冲存储单元，被配置成储存用于执行操作的数据、与执行操作的结果相对应的数据或被执行操作的数据的地址；以及总线接口，连接在核心单元与高...

【专利技术属性】
技术研发人员：金根俊，
申请(专利权)人：爱思开海力士有限公司，
类型：发明
国别省市：韩国;KR