一种基于忆阻器的非易失查找表制造技术

一种基于忆阻器的非易失查找表，包括：使用9T2R非易失存储单元ReSRAM(Resistive-SRAM)作为编程点替代SRAM-FPGA中的SRAM，使之在兼容传统SRAM-FPGA电路架构的同时具备非易失性的特点；沿用传统SRAM-FPGA的查找表的电路结构，经过改进后使之成为掉电非易失的阻变型非易失查找表ReLUT；本发明专利技术的非易失查找表可以被配置成函数发生器模式、RAM模式、移位寄存器模式三种不同的模式；在兼容不同的CMOS工艺的同时，且无需引入高压器件，大大地节约了生产成本。

【技术实现步骤摘要】

本专利技术涉及非易失FPGA、忆阻器和FPGA的查找表；重点阐述了如何将忆阻器集成到传统的SRAM-FPGA中，构成基于忆阻器的非易失查找表ReLUT。
技术介绍
现今主流的FPGA一般使用SRAM做编程点，来存储用户的配置信息。SRAM使用6个MOS管的结构，在占用面积较大的同时还有掉电丢失数据的缺点。为了在掉电后再将用户配置数据写入SRAM-FPGA，一般在FPGA的外部放置一个非易失的ROM用来存储配置数据；在再次上电时，配置数据从片外ROM被写入FPGA中。为了避免用户数据被窃取，还会将存储在片外ROM中的数据进行加密处理。在配置数据被写入SRAM-FPGA时，再进行解密。从片外ROM读取配置数据的过程往往较慢，并且片外ROM占据了电路板相当一部分面积。SRAM-FPGA内部还必须有针对加密信息的解密电路，这又增加了SRAM-FPGA的一部分面积。其他的非易失FPGA有反熔丝FPGA、FLASH型FPGA。反熔丝FPGA只能进行单次编程且成品率非常低，编程时间又非常地长；而且，反熔丝还要对工艺作一些处理，这又增添了制造成本。FLASH型FPGA耐久性较差，与标准CMOS工艺不兼容。因此，本专利技术提出了一种基于忆阻器的非易失查找表ReLUT(Resistive-LUT)，用ReLUT替换SRAM-FPGA中的易失查找表，得到了一种非易失的ReFPGA。
技术实现思路
一种基于忆阻器的非易失查找表，将忆阻器集成到传统的SRAM-FPGA中，构成基于忆阻器的非易失查找表ReLUT。本专利技术的技术解决方案是：一种基于忆阻器的非易失查找表，包括：阻变非易失存储块、写译码器和读译码器；阻变非易失存储块由16个阻变非易失存储单元ReSRAM构成，并且能够在配置时被同一配置帧配置；写译码器在RAM模式时用来选中16个存储单元中的某一个以将数据写入；读译码器用来选中16个存储单元的某一个作为数据输出。非易失存储块中的非易失存储单元ReSRAM包含两个1T1R的RRAM和一个7管SRAM；所述1T1R-RRAM使用3.3V的NMOS管；所述两个1T1R使用同一根地址线使能，但使用互补的烧录脉冲。非易失查找表ReLUT可以被配置成函数发生器模式、RAM模式和移位寄存器模式。附图说明图1为本专利技术的ReSRAM示意图。图2展示了本专利技术的非易失可编程逻辑块ReCLB中的一个SLICE。图3是非易失可编程逻辑块ReCLB中的一个4输入非易失查找表ReLUT。图4是写译码器的电路原理图。图5展示了ReLUT中的非易失存储电路的详细电路结构。具体实施方式本专利技术是一种基于忆阻器的非易失查找表，将其替换传统SRAM-FPGA的易失查找表后所得到本专利技术中的ReFPGA，在兼容传统SRAM-FPGA的同时具备非易失性的特点。本专利技术的阻变非易失查找表包括：非易失存储块、写译码器、读译码器和查找表选通电路。图1展示了本专利技术中使用到的非易失存储单元ReSRAM100。ReSRAM存储单元100由一个标准的六管SRAM存储单元(M1-M6)和均压管(M0)与两个1T1R的RRAM单元一起组成。在两个对称的1T1R单元中，N1和N2均为3.3V的NMOS管。N1和N2的源级与忆阻器R1和R2接在一起，并分别连在7管SRAM的两端。两个位线Db和D，表示数据的互补输入。NMOS管N1和N2的栅极由同一根地址线AX控制。本专利技术的阻变非易失存储单元100的操作过程如下：1.配置：本例以将ReSRAM存储值配置为逻辑1为例。当阻变非易失存储单元ReSRAM100的地址线被选中时(3.3V-NMOS管N1和N2的栅极输入信号AX保持3.3V的电压)，输入端D加电压为VH(本例为2V)的高脉冲，输入端Db和SL保持为0V，信号线READ保持为低；忆阻器R2被置为低阻。当READ为高且地址线AX保持为低一段时间后所有栅极的使能信号置低，由于忆阻器R1的阻值远大于忆阻器R2的阻值，存储点Qb被拉得靠近低电平而存储点Q被拉得靠近高电平。然后READ变回为低电平时，由于SRAM单元内部的正反馈机制，Q和Qb中靠近低电平的节点(本例为Qb)最终变为低电平，而靠近高电平的节点(本例为Q)变为高电平，由此ReSRAM被写入1。2.重配置：本例以ReSRAM中的忆阻器R2已经被烧录成低阻时为例(即配置的值为1)。当ReSRAM100被地址选中时(3.3V-NMOS管N1和N2的栅极输入信号AX保持3.3V的电压)，输入端SL加电压为VL(本例为1V)的高脉冲，输入端D和Db保持为0V，信号线READ和ARB保持为低；忆阻器R2被重置为高阻；忆阻器R1原本就是高阻，反向的高脉冲对忆阻器R1不造成影响。至此忆阻器R1和R2均被重配置为高阻。图2展示了本专利技术的非易失可编程逻辑块ReCLB中的一个SLICE。每一个SLICE包含一对4输入的阻变非易失查找表ReLUT220-F和ReLUT220-G、一个锁存电路225、一个写译码器230、一对寄存器FF-X和FF-Y与进位与控制电路240-F和240-G。ReLUT220-F和220-G均包含一个读译码器，用来接收4输入的信号，以在存储器读操作时对16个存储单元中其中一个进行选址。比如，ReLUT220-G包含一个非易失存储块320-G和一个读译码器330-G，从ReFPGA中的互连资源处读取4位的输入信号G1、G2、G3和G4。输入信号G1、G2、G3和G4除直接输出到读译码器330-G的输入端口IN0、IN1、IN2和IN3外，还经反相器取反后输出到读译码器330-G的输入端口IN0_b、IN1_b、IN2_b和IN3_b。从ReLUT220-G输出的数据位与配置总线Y中的数据BY或者进位与控制电路240-G中的借位输入CIN相结合，输出到进位输出COUT、第一个数据输出端口Y或者第二个数据输出端口YQ中的其中一个输出端口。如图2所示，输入到一个SLICE中某个ReLUT(比如ReLUT220-G)中的输入信号还经过了一个锁存器225。或者更具体地说，输入信号G1-G4除了与其经取反后被输出到ReLUT220-G的输入端IN0-IN3和IN0_b-IN3_b之外，还输出至锁存电路225。锁存电路225将这些输入暂存起来，然后输出经锁存后的输入信号WIN至写译码器230。写译码器230将这些输入信号转换为16位的选择信号SEL0-SEL15，均输出到ReLUT220-F和ReLUT220-G。因此，在ReLUT220-G中，读译码器330-G和写译码器230的输入信号是一样的，唯一的区别仅在于写译码器230的输入信号被暂存在锁存器225中。然而，ReLUT220-F接收到的读地址信号F1-F4则和从写译码器230输出的写地址信号不一样。图3展示了一个ReLUT220和一个写译码器230。其中，ReLUT220包含一个非易失存储块320和一个读译码器330以及一个查找表选通电路。ReLUT220中非易失存储块320和读译码器330与图2中非易失存储块320-F和读译码器220-F以及非易失存储块320-G与非易失存储块220-G是一致的。非易失存储块320包含16个独立的非易失存储电路325-0到325-15，本文档来自技高网...

【技术保护点】
一种基于忆阻器的非易失查找表，包括：阻变非易失存储块、写译码器和读译码器；阻变非易失存储块由16个阻变非易失存储单元ReSRAM构成，并且能够在配置时被同一配置帧配置；写译码器在RAM模式时用来选中16个存储单元中的某一个以将数据写入；读译码器用来选中16个存储单元的某一个作为数据输出。

【技术特征摘要】
1.一种基于忆阻器的非易失查找表，包括：阻变非易失存储块、写译码器和读译码器；阻变非易失存储块由16个阻变非易失存储单元ReSRAM构成，并且能够在配置时被同一配置帧配置；写译码器在RAM模式时用来选中16个存储单元中的某一个以将数据写入；读译码器用来选中16个存储单元的某一个作为数据输出。2.根据权利要求1所述的一种基于忆阻器的非易失查...

【专利技术属性】
技术研发人员：龚小云，
申请(专利权)人：龚小云，
类型：发明
国别省市：四川;51