一种基于硅通孔互连的系统级封装的电磁耦合抑制方法技术方案

本发明专利技术提供一种基于硅通孔(TSV，Through Silicon Via)互连的系统级封装的电磁耦合抑制方法，通过设置栅格地结构和P+接触阵列形成电磁屏蔽平面，虚拟电磁屏蔽平面之间采用接地TSV阵列连接，最终形成一个三维的全局电磁屏蔽结构，同一层衬底的横向电磁耦合通过分散电磁屏蔽单元和接地TSV阵列来抑制，垂直方向的电磁耦合通过虚拟电磁屏蔽平面来屏蔽，从而同时实现水平方向和垂直方向的衬底电磁耦合隔离。本发明专利技术方法为干扰噪声源设计低阻抗的本地回路，引导噪声电流在局部区域形成回路，以达到防止噪声耦合到其它地方的目的，解决了当前电磁屏蔽技术对三维传递噪声抑制能力差，屏蔽带宽和屏蔽性能不足的问题。

【技术实现步骤摘要】

本专利技术涉及系统级封装设计领域，更具体地，涉及一种基于硅通孔互连的系统级封装的电磁耦合抑制方法。
技术介绍
半导体工艺正向着高速度、高密度的方向不断发展，目前已经出现了多种具有功能丰富、性能优越、成本低廉等特性的微电子系统集成体，如MCM(MultipleChipModule)、SoC(SystemonChip)、SoP(SystemonPackage)和SiP(SysteminPackage)等。新型小尺寸TSV(ThroughSiliconVia，硅通孔)封装互连技术的出现和成熟使三维集成电路(3DIC)的发展进入一个新的时代。3DTSV是通过在芯片和芯片之间、晶圆和晶圆之间制作垂直通孔，实现芯片之间互连的最新技术。与以往IC封装引线键合和使用凸点的叠加技术不同，TSV能够使芯片在三维方向上堆叠的密度最大、外形尺寸最小，并使得芯片间的互连长度最短，大大改善芯片速度并提升低功耗性能。3DTSVSiP是指在三维堆叠的晶圆与晶圆或是芯片与芯片之间采用TSV技术实现垂直互连的一种新型的系统级封装技术，一般包括处理器、存储器、传感器、数字逻辑模块、模拟/RF电路模块和无源器件等各种异类电路的聚合。3DTSVSiP的设计涉及众多方面，需要解决“电”、“热”、“力”等重要问题。其中“电”指的是电设计问题，即电磁完整性问题，包括信号完整性(SignalIntegrity,SI)、电源完整性(PowerIntegrity,PI)和电磁干扰(ElectromagneticInterference,EMI)三方面。3DTSVSiP采用新型TSV三维垂直互连结构，具有更高的速度和集成度、更低的供电电压等特点，从而导致更为严峻的电特性分析与设计问题，如果设计不当，将严重影响系统的数据传输速度和可靠性。在3DTSVSiP中，TSV作为垂直穿透硅衬底实现芯片和芯片、晶圆和晶圆之间的垂直互连，亦同时成为了电磁耦合的重要源头，引起更加复杂的三维横向和纵向电磁耦合。此外，三维芯片堆叠和TSV垂直互连使得耦合路径复杂多样，包括TSV-TSV、TSV-同一衬底的有源电路、TSV-不同衬底的有源电路、衬底-衬底之间的电磁耦合等。因此，三维集成使得电磁耦合问题更加复杂，噪声传递是全局全方向的，而之前的相关耦合噪声抑制技术主要针对的是同一衬底上的噪声耦合，应用于三维集成的情况存在局限。
技术实现思路
本专利技术提供一种基于硅通孔互连的系统级封装的电磁耦合抑制方法，该方法可解决当前电磁屏蔽技术的三维抑制能力、屏蔽带宽、屏蔽性能不足的问题。为了达到上述技术效果，本专利技术的技术方案如下：一种基于硅通孔互连的系统级封装的电磁耦合抑制方法，通过设计一种三维电磁屏蔽结构来实现电磁耦合抑制，该三维电磁屏蔽结构的设计过程包括以下步骤：S1：在若干层堆叠的每一层硅衬底氧化层表面上使用金属条构造栅格地结构；S2：在每一层硅衬底表面上的金属条栅格地的交叉处下设置P+接触单元形成P+接触阵列，所述P+接触单元穿透硅衬底氧化层并与衬底直接接触；S3：利用阵列式分布的TSV打通硅衬底表面的氧化层并连接相邻各层衬底上的栅格地结构形成统一的电磁屏蔽结构。进一步地，所述步骤S1的具体过程如下：在硅衬底氧化层表面，使用铜金属条构造栅格地结构，栅格地结构在高频时为硅衬底耦合噪声提供低阻抗返回路径，进而屏蔽高频情况下的电磁耦合。进一步地，所述金属栅格地结构为金属条横纵交叉形成的栅格状结构，铺设于硅衬底表面氧化层上。进一步地，通过分布于每一层硅衬底氧化层上的栅格地结构和直接接触衬底的P+接触阵列的配合在硅衬底表面形成电磁屏蔽平面，在每一层衬底中的横向电磁耦合低频时主要通过分散的P+接触阵列来抑制，高频时主要通过栅格地结构来抑制，而深入到衬底深处的耦合噪声通过接地TSV阵列来抑制，垂直方向上的电磁耦合由电磁屏蔽平面来屏蔽，从而同时实现水平方向和垂直方向的电磁耦合屏蔽。进一步地，所述P+接触单元为方形，位置居于每一层硅衬底金属条栅格地结构的交叉处下。进一步地，所述金属条栅格地结构将分散的P+接触单元连接起来，各个金属条横纵分布，垂直相交，间隔相等，它们所形成的栅格地结构在硅衬底上完全铺展，实现地平面的效果。进一步地，所述接地TSV阵列吸收高频时深入到硅衬底深处的耦合噪声，提升电磁屏蔽结构的噪声吸收和抑制能力。与现有技术相比，本专利技术技术方案的有益效果是：本专利技术通过设置栅格地结构和P+接触阵列形成电磁屏蔽平面，虚拟电磁屏蔽平面之间采用TSV阵列连接，最终形成一个三维的全局电磁屏蔽结构，同一层衬底的横向电磁耦合通过分散电磁屏蔽单元和TSV阵列来抑制，垂直方向的电磁耦合通过虚拟电磁屏蔽平面来屏蔽，从而同时实现水平方向和垂直方向的衬底电磁耦合隔离，本专利技术方法为干扰噪声源设计低阻抗的本地回路，引导噪声电流在局部区域形成回路，以达到防止噪声耦合到其它地方，解决当前电磁屏蔽技术的三维耦合噪声抑制能力差以及屏蔽带宽、屏蔽性能不足的问题。本专利技术方法具备三维全局适用特性，即电磁屏蔽结构能够在3DIC的所有硅衬底上全局应用以满足3DTSVIC电磁耦合新特性的要求。本专利技术方法可以在小尺寸封装中实现宽频带电磁抑制，带宽覆盖从DC附近至高达50GHz超宽频带，能够满足SiP高性能的需求。附图说明图1为本专利技术三维电磁屏蔽结构的3DTSVSiP的侧视图；图2为本专利技术三维电磁屏蔽结构的3DTSVSiP的俯视图；图3为本专利技术无电磁屏蔽措施的3DTSVSiP的侧视图；图4为本专利技术无电磁屏蔽措施的3DTSVSiP的俯视图；图5为本专利技术分别添加了所提出电磁屏蔽措施和无三维电磁屏蔽措施时TSV-TSV耦合的噪声传递函数曲线对比。具体实施方式附图仅用于示例性说明，不能理解为对本专利的限制；为了更好说明本实施例，附图某些部件会有省略、放大或缩小，并不代表实际产品的尺寸；对于本领域技术人员来说，附图中某些公知结构及其说明可能省略是可以理解的。下面结合附图和实施例对本专利技术的技术方案做进一步的说明。实施例1如图1-3所示，一种基于硅通孔互连的系统级封装的电磁耦合抑制方法，通过设计一种三维电磁屏蔽结构来实现电磁耦合抑制，该三维电磁屏蔽结构的设计过程包括以下步骤：S1：在若干层堆叠的每一层硅衬底氧化层表面上使用金属条构造栅格地结构；S2：在每一层硅衬底表面上的金属条栅格地的交叉处下设置P+接触单元，所述P+接触单元穿透硅衬底氧化层并与衬底直接接触；S3：利用阵列式分布的TSV打通硅衬底表面的氧化层并连接相邻各层衬底上的栅格地结构形成统一的电磁屏蔽结构。步骤S1的具体过程如下：在硅衬底氧化层表面，使用铜金属条构造栅格地结构，栅格地结构在高频时为硅衬底耦合噪声提供低阻抗返回路径，进而屏蔽高频情况下的电磁耦合。栅格地结构为金属条横纵交叉形成的栅格状结构，铺设于硅衬底表面氧化层上；通过分布于每一层硅衬底氧化层上的栅格地结构和直接接触衬底的P+接触阵列的配合在硅衬底表面形成电磁屏蔽平面，在每一层衬底中的横向电磁耦合低频时主要通过分散的P+接触阵列来抑制，高频时主要通过栅格地结构来抑制，而深入到衬底深处的耦合噪声通过接地TSV阵列来抑制，垂直方向上的电磁耦合由电磁屏蔽平面来屏蔽，从而同时实现水平方向和垂直方向的电磁耦合屏蔽；P+接触单元为方形，位置居于本文档来自技高网...

【技术保护点】
一种基于硅通孔互连的系统级封装的电磁耦合抑制方法，其特征在于，通过设计一种三维电磁屏蔽结构来实现电磁耦合抑制，该三维电磁屏蔽结构的设计过程包括以下步骤：S1：在若干层堆叠的每一层硅衬底氧化层表面上使用金属条构造栅格地结构；S2：在每一层硅衬底表面上的金属条栅格地的交叉处下设置P+接触单元，所述P+接触单元穿透硅衬底氧化层并与衬底直接接触；S3：利用阵列式分布的TSV打通硅衬底及其表面的氧化层并连接相邻各层衬底上的栅格地结构形成统一的电磁屏蔽结构。

【技术特征摘要】
1.一种基于硅通孔互连的系统级封装的电磁耦合抑制方法，其特征在于，通过设计一种三维电磁屏蔽结构来实现电磁耦合抑制，该三维电磁屏蔽结构的设计过程包括以下步骤：S1：在若干层堆叠的每一层硅衬底氧化层表面上使用金属条构造栅格地结构；S2：在每一层硅衬底表面上的金属条栅格地的交叉处下设置P+接触单元，所述P+接触单元穿透硅衬底氧化层并与衬底直接接触；S3：利用阵列式分布的TSV打通硅衬底及其表面的氧化层并连接相邻各层衬底上的栅格地结构形成统一的电磁屏蔽结构。2.根据权利要求1所述的基于硅通孔互连的系统级封装的电磁耦合抑制方法，其特征在于，所述步骤S1的具体过程如下：在硅衬底氧化层表面，使用铜金属条构造栅格地结构，栅格地结构在高频时为硅衬底中传播的耦合噪声提供低阻抗返回路径，进而屏蔽高频情况下的电磁耦合。3.根据权利要求2所述的基于硅通孔互连的系统级封装的电磁耦合抑制方法，其特征在于，所述金属栅格地结构为金属条横纵交叉形成的栅格状结构，铺设于硅衬底表面氧化层上。4.根据权利要求3所述的基于硅通孔互连的系统级封装的电磁耦合抑制方法，其特...

【专利技术属性】
技术研发人员：张木水，陈永炜，
申请(专利权)人：广东顺德中山大学卡内基梅隆大学国际联合研究院，中山大学，
类型：发明
国别省市：广东;44