一种基于扩频技术的数据同步传输装置制造方法及图纸

本发明专利技术公开一种基于扩频技术的数据同步传输装置，包括扩频时钟产生模块、数据预同步电路和数据同步处理电路；扩频时钟产生模块接收输入时钟信号，产生扩频后的输出时钟信号；数据预同步电路接收输入时钟信号和输入数据，在输入时钟信号的反沿锁存输入数据，在接收到输出时钟信号后，将输入数据发送到数据同步电路；数据同步处理电路根据输入时钟信号的时序写入输入数据并锁存，再根据输出时钟信号的时序移出输入数据。本发明专利技术能够根据扩频后时钟信号，将数据进行同步输出，使输出数据保持正常，不会造成输出时钟和输出数据不同步的问题，同时，输出数据与时钟频率被叠加低频调制，极大的降低了系统EMI干扰。

【技术实现步骤摘要】

本专利技术涉及扩频时钟
，尤其涉及一种基于扩频技术的数据同步传输装置。
技术介绍
随着集成电路的快速发展，芯片的速度越来越快，在传输数据过程中，易造成EMI(ElectromagneticInterference,电磁干扰)辐射干扰，降低系统接受机的灵敏度或导致其他设备工作异常。在对EMI辐射要求高的系统环境中，需要使用扩频技术，以降低EMI的辐射能力。通常方法是调制锁相环的分频反馈部分，产生扩频时钟，作为数据处理的时钟源信号，这样要求在数字时序处理上需要较大的时钟偏移裕度，否则会导致数据传输时序错误，间接引起系统速度变慢，高速状态也会造成数据错误。
技术实现思路
本专利技术所要解决的技术问题是提供一种基于扩频技术的数据同步传输装置，其可根据扩频后的时钟信号进行高速数据同步传输，避免数据传输错误，使传输数据与时钟同时扩频处理，降低系统EMI。为解决本专利技术的技术问题，本专利技术公开一种基于扩频技术的数据同步传输装置，包括扩频时钟产生模块、数据预同步电路和数据同步处理电路；扩频时钟产生模块接收输入时钟信号，锁定时钟信号，并进行扩频调制，产生扩频后的输出时钟信号，发送到数据同步电路；数据预同步电路接收输入时钟信号和输入数据，在输入时钟信号的反沿锁存输入数据，在扩频时钟产生模块锁定时钟信号产生了与输入时钟同频同相的输出时钟后，将所述输入数据发送到数据同步电路；数据同步处理电路接收输入时钟信号、输出时钟信号和输入数据，根据输入时钟信号的时序写入输入数据并锁存，再根据输出时钟信号的时序移出所述输入数据。其中，所述扩频时钟产生模块包括锁相环、时钟调制电路和调制电压产生电路；锁相环接收输入时钟，在锁定输入时钟后，产生相位和频率与输入时钟的相位和频率相同的输出时钟，并发送时钟锁定信号至时钟调制电路和数据预同步电路；以及根据调制电压信号，生成频率呈周期性变化的输出时钟信号；时钟调制电路在收到所述时钟锁定信号后开始工作，根据预设的频率参数，对输入时钟信号进行分频处理，产生与输入时钟信号相位相同且占空比为50％的数字调制信号，发送到调制电压产生电路；调制电压产生电路将所述数字调制信号进行数模转换处理，产生电压幅度呈周期性变化的调制电压信号，发送到锁相环。其中，所述时钟调制电路包括时钟分频电路和调制配置电路；时钟分频电路接收所述时钟锁定信号后，将所述输入时钟信号进行分频处理，形成与输入时钟信号相位相同的低频时钟调制信号；所述调制配置电路根据系统的启动调制信号，将低频时钟调制信号进行二分频处理，生成占空比为50％且频率与预设的频率参数相同的数字调制信号。其中，所述调制电压信号的波形为三角波或正弦波。其中，所述锁相环包括鉴相器、电荷泵、电压处理电路、压控振荡器和倍频器；鉴相器接收输入时钟信号和倍频时钟信号，判断两者的相位差，产生相位差信号；若两者相位相同，则鉴相器输出时钟锁定信号；电荷泵接收相位差信号，产生直流电压信号；电压处理电路接收直流电压信号和调制电压信号，将两者进行线性叠加处理，生成叠加电压信号；压控振荡器接收叠加电压信号，产生与叠加电压信号幅度的周期性变化相对应的频率呈周期性变化的输出时钟信号；倍频器接收输出时钟信号，产生频率是输出时钟信号整数倍的倍频时钟信号。其中，所述数据同步处理电路包括写指针、读指针和数据缓存单元；写指针与输入时钟信号同步，读指针与输出时钟信号同步；数据缓存单元通过输入时钟同步指针将输入数据顺序锁存；并通过读指针将数据依次串行移出。其中，所述数据同步处理电路还包括第一锁存单元，用于锁存所述数据预同步电路输出的输入数据，再根据写指针及输入时钟信号写入所述数据缓存单元。其中，所述数据同步处理电路还包括第二锁存单元，用于接收所述数据缓存单元移出的数据，使输出数据经锁存后再输出。其中，所述数据预同步电路在收到所述时钟锁定信号后，将锁存的输入数据发送到数据同步处理电路。与现有技术相比，本专利技术具有如下有益效果：本专利技术能够根据扩频后时钟信号，将数据进行同步输出，使输出数据保持正常，不会造成高速输出数据时序错误的问题，同时，输出数据与时钟频率被叠加低频调制，极大的降低了系统EMI干扰。附图说明图1是本专利技术实施例的基于扩频技术的数据同步传输装置结构图；图2是本专利技术实施例的扩频时钟产生模块结构图；图3是本专利技术实施例的锁相环结构图；图4是本专利技术实施例的频率调制幅度示意图；图5是本专利技术实施例的调制电压幅度波形图；图6是本专利技术实施例的输出时钟频率变化波形图；图7是本专利技术实施例的无调制时的数据传输时序图；图8是本专利技术实施例的高调制时的数据传输时序图；图9是本专利技术实施例的低调制时的数据传输时序图；图10是本专利技术实施例的数据同步输出处理示意图。具体实施方式下面结合附图和实施例，对本专利技术作进一步详细说明。如图1所示，本专利技术实施例的基于扩频技术的数据同步传输装置，包括扩频时钟产生模块、数据预同步电路和数据同步处理电路。其中，扩频时钟产生模块接收输入时钟信号，锁定时钟信号，并进行扩频调制，产生扩频后的输出时钟信号，发送到数据同步电路。具体地，本实施例的扩频时钟产生模块可根据系统配置的调制参数进行扩频时钟调制，使输出时钟信号的调制频率适应不同的需求，尽可能降低EMI干扰。数据预同步电路接收输入时钟信号和输入数据，在输入时钟信号的反沿锁存输入数据，在扩频时钟产生模块锁定时钟信号产生了同频同相的输出时钟后，将所述输入数据发送到数据同步电路。具体地，由于经过扩频调制后，输出数据要延时一段时间待输入时钟锁定后输出，因此，只有在输入时钟锁定后产生了同频同相的输出时钟后才开始传输数据。数据预同步电路将接收到的数据先锁存在寄存器中，待接收到时钟锁定信号后，锁相环产生了同频同相的输出时钟，再将数据锁存到数据同步电路，以保证数据传输的准确率，防止数据与时钟不同步。数据同步处理电路接收输入时钟信号、输出时钟信号和输入数据，根据输入时钟信号的时序写入输入数据并锁存，再根据输出时钟信号的时序移出所述输入数据。具体地，本专利技术实施例的数据同步处理电路包括写指针、读指针和数据缓存单元。写指针与输入时钟信号同步，读指针与输出时钟信号同步。数据缓存单元通过写指针将输入数据顺序锁存；并通过读指针将数据依次串行移出。所述数据缓存单元包括N个存储子单元，其中N为正整数且为偶数。所述写指针根据输入时钟从1累加至N周期性变化，其中写指针周期起始值为1，使每一输入数据通过输入时钟信号依次存储于第一存储子单元、第二存储子单元、……第N存储子单元，每一输入数据依次存入N个存储子单元；再使下一输入数据依次存入N个存储子单元。所述读指针根据输出时钟从N/2累加至N再到1再到(N/2)-1为一个周期，其中读指针周期起始值为N/2，通过输出时钟信号依次从N个存储子单元读出N个输出数据，满足每个数据的起始位置为N/2，依次读取N次。在本专利技术另一实施例中，所述输入数据可先经过一锁存单元锁存后，再根据写指针及输入时钟信号写入所述数据缓存单元。在本专利技术另一实施例中，所述输出数据至所述数据缓存单元输出前可经过一锁存单元锁存后输出。例如:输入时钟信号的频率为100MHz，经扩频调制后，输出时钟信号的频率在50-150MH之间周期性变化。当传输1b本文档来自技高网...

【技术保护点】
一种基于扩频技术的数据同步传输装置，其特征在于，包括扩频时钟产生模块、数据预同步电路和数据同步处理电路；扩频时钟产生模块接收输入时钟信号，锁定时钟信号，并进行扩频调制，产生扩频后的输出时钟信号，发送到数据同步电路；数据预同步电路接收输入时钟信号和输入数据，在输入时钟信号的反沿锁存输入数据，在扩频时钟产生模块锁定时钟信号产生了与输入时钟同频同相的输出时钟后，将所述输入数据发送到数据同步电路；数据同步处理电路接收输入时钟信号、输出时钟信号和输入数据，根据输入时钟信号的时序写入输入数据并锁存，再根据输出时钟信号的时序移出所述输入数据。

【技术特征摘要】
1.一种基于扩频技术的数据同步传输装置，其特征在于，包括扩频时钟产生模块、数据预同步电路和数据同步处理电路；扩频时钟产生模块接收输入时钟信号，锁定时钟信号，并进行扩频调制，产生扩频后的输出时钟信号，发送到数据同步电路；数据预同步电路接收输入时钟信号和输入数据，在输入时钟信号的反沿锁存输入数据，在扩频时钟产生模块锁定时钟信号产生了与输入时钟同频同相的输出时钟后，将所述输入数据发送到数据同步电路；数据同步处理电路接收输入时钟信号、输出时钟信号和输入数据，根据输入时钟信号的时序写入输入数据并锁存，再根据输出时钟信号的时序移出所述输入数据。2.如权利要求1所述的基于扩频技术的数据同步传输装置，其特征在于，所述扩频时钟产生模块包括锁相环、时钟调制电路和调制电压产生电路；锁相环接收输入时钟，在锁定输入时钟后，产生相位和频率与输入时钟的相位和频率相同的输出时钟，并发送时钟锁定信号至时钟调制电路和数据预同步电路；以及根据调制电压信号，生成频率呈周期性变化的输出时钟信号；时钟调制电路在收到所述时钟锁定信号后开始工作，根据预设的频率参数，对输入时钟信号进行分频处理，产生与输入时钟信号相位相同且占空比为50％的数字调制信号，发送到调制电压产生电路；调制电压产生电路将所述数字调制信号进行数模转换处理，产生电压幅度呈周期性变化的调制电压信号，发送到锁相环。3.如权利要求2所述的基于扩频时钟信号的数据传输装置，其特征在于，所述时钟调制电路包括时钟分频电路和调制配置电路；时钟分频电路接收所述时钟锁定信号后，将所述输入时钟信号进行分频处理，形成与输入时钟信号相位相同的低频时钟调制信号；所述调制配置电路根据系统的启动调制信号，将低频时钟调制信号进行二分频处理，生成占空比为50％...

【专利技术属性】
技术研发人员：刘敬波，刘俊秀，石岭，
申请(专利权)人：深圳艾科创新微电子有限公司，
类型：发明
国别省市：广东;44