一种单位延时模型下RM逻辑电路延时优化方法技术

一种单位延时模型下RM逻辑电路延时优化方法，其特征在于：该方法具体步骤包括：步骤1，读入布尔Boolean逻辑电路；步骤2，利用RM表达式化简方法得到含与项数最少的最简RM逻辑表达式；步骤3，基于哈夫曼Huffman树构造算法对最简RM逻辑表达式中的每个与项进行延时分解，使得每个与项的延时最小；步骤4，基于Huffman树构造算法对由所有与项组成的最简RM逻辑表达式进行延时分解，使得最简RM逻辑表达式的延时最小；步骤5，输出最简RM逻辑表达式的最小延时。本发明专利技术提供的延时优化方法，可快速有效地将布尔逻辑电路转换为具有最小延时的RM逻辑电路，进而降低电路延时、提高电路的工作速度和性能。

【技术实现步骤摘要】

本专利技术涉及里德穆勒Reed-Muller(RM)逻辑电路优化方法，尤其涉及一种单位延时模型下Reed-Muller逻辑电路延时优化方法。属于逻辑电路综合优化

技术介绍
数字电路既可以由基于AND/OR/NOT(与/或/非)运算的Boolean(布尔)逻辑实现，也可以由基于AND/XOR(与/异或)或OR/XNOR(或/同或)运算的Reed-Muller(RM)逻辑实现。对于异或运算较为频繁的算术电路、奇偶校验电路和通信电路等电路而言，与Boolean逻辑实现形式相比，RM逻辑实现形式在功耗、面积和速度等方面具有较大的优势。此外，异或门某一输入的变化会直接引起其输出的变化，所以RM逻辑电路也具有较好的可测试性。RM逻辑的这些特性已引起人们的广泛关注，并已成为逻辑电路设计领域的研究热点。随着集成电路的快速发展，单个芯片上集成的晶体管的数量以及金属互连线的层数都在不断增长，这些因素导致电路延时在不断增长。因此，延时已经成为集成电路设计的一个重要优化目标。特别对于对工作速度要求较高的高速超大规模集成电路来说，延时优化也已成为高速超大规模集成电路设计的重要组成部分。此外，由于组合电路延时决定时序电路循环周期的下界，因此，组合电路的延时优化已受到电路设计人员的普遍关注。然而，现有针对RM逻辑电路的优化方法主要集中在功耗优化、面积优化以及功耗与面积协同优化，而对RM逻辑电路延时优化的研究相对匮乏。此外，现有针对RM逻辑电路延时优化的研究具有较大的局限性且优化效率较低。因此，开展RM逻辑电路延时优化方法研究是对RM逻辑电路优化方法体系的重 要补充，对集成电路优化设计具有重要意义。在电路逻辑设计时，通常忽略由导线和电容等因素造成的延时，而只考虑基本门延时。由于单位延时模型也广泛用于集成电路的延时估计，因此本专利技术采用单位延时模型来优化RM逻辑电路延时。本专利技术提供的一种单位延时模型下RM逻辑电路延时优化方法可获得具有最小延时的RM逻辑电路，因此本专利技术可用于逻辑电路的综合延时优化。本专利技术提供的一种单位延时模型下RM逻辑电路延时优化方法是对RM逻辑电路优化方法体系的重要补充，是对当前以Boolean逻辑为主的集成电路逻辑级自动优化设计方法学的重要完善。
技术实现思路
为解决上述问题，本专利技术提供了一种单位延时模型下RM逻辑电路延时优化方法。本方法首先对RM逻辑表达式进行化简，得到含与项数最少的最简RM逻辑表达式；然后基于Huffman(哈夫曼)树构造算法对最简RM逻辑表达式中每个与项进行延时分解，使得每个与项的延时最小；最后基于Huffman树构造算法对最简RM逻辑表达式进行延时分解，使得最简RM逻辑表达式的延时最小。具体来说，本专利技术提供了一种单位延时模型下RM逻辑电路延时优化方法，该方法具体步骤包括：步骤1，读入Boolean逻辑电路；步骤2，利用RM表达式化简方法(如代数化简法、无关项化简法等)得到含与项数最少的最简RM逻辑表达式；步骤3，基于Huffman树构造算法对最简RM逻辑表达式中的每个与项进行延时分解，使得每个与项的延时最小；步骤4，基于Huffman树构造算法对由所有与项组成的最简RM逻辑表达式进行延时分解，使得最简RM逻辑表达式的延时最小；步骤5，输出最简RM逻辑表达式的最小延时。其中，步骤3包括：步骤31，计算与项中含有的输入变量数n；步骤32，若输入变量数n等于1，则将该与项的延时设置为该输入变量的延时；若输入变量数n大于1，则首先为n个输入变量创建n个叶子结点，其次根据d1,d2,...,di,...,dn(1≤i≤n,di代表第i个输入变量的延时，dn代表第n个输入变量的延时)构建具有n棵二叉树的森林F＝{T1,T2,...,Ti,...Tn本文档来自技高网...

【技术保护点】
一种单位延时模型下RM逻辑电路延时优化方法，其特征在于：该方法具体步骤包括：步骤1，读入布尔Boolean逻辑电路；步骤2，利用RM表达式化简方法得到含与项数最少的最简RM逻辑表达式；步骤3，基于哈夫曼Huffman树构造算法对最简RM逻辑表达式中的每个与项进行延时分解，使得每个与项的延时最小；步骤4，基于Huffman树构造算法对由所有与项组成的最简RM逻辑表达式进行延时分解，使得最简RM逻辑表达式的延时最小；步骤5，输出最简RM逻辑表达式的最小延时；其中，RM含义为里德穆勒Reed‑Muller。

【技术特征摘要】
1.一种单位延时模型下RM逻辑电路延时优化方法，其特征在于：该方法具体步骤包括：步骤1，读入布尔Boolean逻辑电路；步骤2，利用RM表达式化简方法得到含与项数最少的最简RM逻辑表达式；步骤3，基于哈夫曼Huffman树构造算法对最简RM逻辑表达式中的每个与项进行延时分解，使得每个与项的延时最小；步骤4，基于Huffman树构造算法对由所有与项组成的最简RM逻辑表达式进行延时分解，使得最简RM逻辑表达式的延时最小；步骤5，输出最简RM逻辑表达式的最小延时；其中，RM含义为里德穆勒Reed-Mulle...

【专利技术属性】
技术研发人员：王翔，何振学，肖利民，谷飞，李明哲，苏书宾，霍志胜，
申请(专利权)人：北京航空航天大学，
类型：发明
国别省市：北京;11