图像传感器及其制造方法和包括图像传感器的光电系统技术方案

本发明专利技术涉及一种图像传感器及其制造方法和包括图像传感器的光电系统。所述图像传感器包括操作性连接到控制单元的多个像素，所述控制单元包括读出电路，其特征在于：图像传感器包括包含上层和下层的单片三维集成电路；其中每个像素包括：光敏元件，所述光敏元件布置在所述上层并且包括与传输层相关联的光敏层；有源装置，所述有源装置布置在所述下层并且操作性地耦接到光敏元件；以及分别电路性连接到光敏元件和读出电路的第一中间端子和输出端子；其中图像传感器还包括暗电流抑制电路；并且其中控制单元被配置成一旦读出像素，就通过暗电流抑制电路将所述像素的第一中间端子和输出端子电路性连接。

【技术实现步骤摘要】

本专利技术涉及图像传感器领域，具体涉及包括操作性连接到控制单元的多个像素的图像传感器，所述控制单元包括用于选择地读出多个像素的读出电路。根据本专利技术的图像传感器实现了将多个像素与控制单元简单高效地集成在小的占用区(footprint)中，从而形成紧凑的集成电路架构，并且实现了改进的像素敏感度。而且，本专利技术的图像传感器的独特像素设计使得可以获得具有高的光电导增益、增强的响应度和/或短的响应时间的像素。本专利技术还涉及一种包括所述图像传感器的光电系统，以及一种制造所述图像传感器的方法。
技术介绍
已知在众多应用中使用图像传感器，仅列举一些，所述应用涵盖从普通消费者小配件领域到专业的摄影，以及商业、医疗和/或科学用途。通常的图像传感器包括操作性连接到控制单元的多个像素，每个像素包括光敏元件或者光电探测器，所述控制单元包括读出电路，该读出电路用于选择地读出由入射到多个像素的每个像素的光敏元件上的光产生的光信号。大多数图像传感器采用光电二极管作为它们的像素中的光敏元件。考虑到对于可见光和红外光范围，通常的光电二极管的量子效率不能超过一，这样的图像传感器非常依赖于达到非常低的噪声水平和/或使用长的曝光时间来实现高信噪比。然而，这两种技术都具有重大不足。例如，设计图像传感器电路以实现低噪声需要将前置放大级尽可能地设置在电荷-产生元件(即，光电二极管)附近，如同例如在其中放大器集成在像素内的有源像素传感器中所做的。并且，整体的读出电路的设计变得更复杂。另一方面，增加曝光时间降低了图像传感器的有效的帧速率并且可以导致模糊效应。并且，更长的曝光时间增强了热噪声的不利影响，这进而使得对读出电路的设计要求更加苛刻。其他已知的技术，诸如例如雪崩光电二极管或者图像增强器，尽管能够通过载流子倍增效应提供具有一些光电导增益的光电探测器，但是已经证明将它们集成到高分辨率的图像传感器是很困难的。并且，这些技术需要不适用于实际的图像传感器的操作条件(例如，雪崩光电二极管通常要求很高的反向偏压以正常运行)，如同例如在“Smart CMOS Imaging Sensors and Applications”第二章，Jun Ohta，CRC Press，2007年9月19日所公开的。对于不同应用，使用基于二维(2D)材料(诸如例如石墨烯)的有源装置是正在进行的研究对象。例如，具有由石墨烯制成的光敏元件的单像素光电探测器已经被证明是概念性验证(proof of concept)。还已经提出了在全尺寸的图像传感器的像素中使用基于二维(2D)材料(例如，石墨烯，如在例如US 8,053,782B2中公开的)或者基于半导体纳米晶体材料(例如，量子点，参见例如美国专利US 8,803,128B2)的光电探测器。然而，这样的图像传感器通常显示出有限的光电导增益。文献WO 2013/017605A1公开了一种光电晶体管，该光电晶体管包括由石墨烯制成的传输层，以及置于传输层的上面并且由胶体量子点制成的敏化层。该敏化层吸收入射光并且感应与其关联的传输层的导电性的变化。石墨烯的高载流子移动性以及量子点中的长载流子寿命使得其中公开的光电晶体管能够获得大的光电导增益。然而，装置仅能以增大的暗电流电平为代价而实现希望的响应度水平，这进而降低了装置的敏感度和散粒噪声限度。因此，非常希望有如下的图像传感器，其中它们的像素的光敏元件能够提供高光电导增益，而不用由于例如高暗电流电平而影响像素敏感度。考虑的另一个重要方面是图像传感器将要操作的光谱范围，由于这将极大地决定对用于制造像素的光敏元件的可用的光吸收材料的选择。在这个意义上，硅被广泛用于在可见和近红外范围内操作的图像传感器中。相比较，除了别的以外，化合物诸如铟镓砷或碲镉汞(HgCdTe)等经常用于红外范围(包括短波红外和/或长波红外子范围)。最后，对于在紫外区域和较短波长范围操作的图像传感器，一些已知的合适材料包括宽隙半导体，诸如例如铝镓氮。或者，基于硅的背面-减薄或者增强的图像机(诸如例如微通道板(MCP)光电探测器)的技术也可以用于较短的波长范围。另一方面，在大多数图像传感器中用硅实现读出电路(通常也被称为读出集成电路或者ROIC)，例如采用CMOS技术。这意味着仅对于那些被设计成在可见和/或近红外范围内操作的图像传感器能够实现图像传感器的多个像素与所述像素的读出电路的单片集成。然而，在其他光谱范围内操作的图像传感器将要求硅(例如，CMOS技术)与其他用于像素的光电探测器的材料(诸如，铟镓砷)的混合集成。这样的混合集成涉及困难且昂贵的接合工艺，如例如在US 2008/093554A1和US 6,107,618A中所描述的，这进而规定了像素尺寸的下限。近年来发展的三维(3D)集成电路技术允许通过将有源装置(例如晶体管)布置在不同高度的多个水平处来制造集成电路，从而有利地开发结构的第三维度。除了以减小的占用区获得非常紧凑的结构外，与常规集成电路相比，3D集成电路提供了改进的电气性能。例如，由于电气互连部能够分布在有源装置的多个水平之间的整个表面之上，较高密度的更短互连部是可能的，这导致了以更大带宽为特征的更快的电路。另外，通过使用例如晶圆凸块工艺来形成互连部，不同制作技术和/或材料的电路的异构集成变得可能。第一类型的3D制造技术，又称为3D封装，包括将若干半导体晶圆和/或芯片进行堆叠，并且采用穿过基板通道(TSV，through-substrate-vias)和传统的互连部技术诸如引线接合(wire bonding)和/或倒装芯片接合(flip-chip bonding)来将它们竖直互连部，以实现全操作竖直堆叠。替换地，单片3D集成是另一种类型的3D制造技术，其中有源装置的层被顺序地生成或沉积在同一基底上。文献US 8,796,741B2公开了一种单片3D集成电路装置，其包括第一层和第二层，第一层包括多个第一有源装置，第二层包括多个第二有源装置，所述多个第二有源装置包括石墨烯层。因此本专利技术的一个目的是提供一种增强的图像传感器，其中能够以简单高效的方式实现图像传感器的像素与控制单元的集成，同时导致高度紧凑的集成电路架构。本专利技术的另一个目的是提供一种图像传感器，其中图像传感器的像素包括改进的光敏元件，所述光敏元件具有高的光电导增益、增强的响应度和/或短的响应时间。本专利技术的又一个目的是提供一种具有改进的像素敏感度的图像传感器，并且该图像传感器不需要装置的深度冷却来实现高的信噪比。US 2011/315949A1公开了一种用于感测光子的设备和方法，其中该设备包括多个相互堆叠布置的光子感测层，以及在每两个相邻的光子感测层之间的中间颜色过滤层以阻止光的相应颜色分量行进到该颜色过滤层附近的光子感测层。关于颜色过滤层，对于一些实施方案，它们包括例如由ZnO层制造的反射涂层。在US 2011/315949中没有公开该ZnO层的其他功能。为了深入理解在US 2011/315949A1的设备和本专利技术之间的区别，必须指出感光层(如在本文中限定的)吸收入射光并且引起在与其关联的传输层的传导性的变化。US 2011/315949A1的设备不包括感光层(即，吸收层)和传输层这样的布置，而是相比较，吸收层与传输层相本文档来自技高网...

【技术保护点】
一种图像传感器(100，700，725，750，775，900)，包括操作性连接到控制单元的多个像素(101，300，402，422，442，600，701，726，751，776)，所述控制单元包括选择地读出由入射到所述多个像素的光产生的光信号的读出电路(102)，其特征在于：所述图像传感器包括单片三维集成电路(104，302，800)，所述单片三维集成电路包括具有多个第一堆叠层的上层(105，604)以及具有多个第二堆叠层的下层(106，605)，所述下层置于所述上层的下方；其中，所述多个像素中的每个像素包括：—光敏元件(107，301，403，423，443，500，601，710，727，752，777)，所述光敏元件布置在所述上层的选定位置，所述光敏元件包括与传输层(109，304，607)相关联的光敏层(108，303，606)，所述传输层包括至少一个二维材料层；—有源装置(110，603)，所述有源装置布置在所述下层的选定位置，所述有源装置包括至少一个半导体材料层并且操作性地耦接到所述光敏元件；—第一中间端子(404a，424a，444，703，730，778)，所述第一中间端子电路性连接至所述光敏元件；以及—输出端子(706，732，757，780)，所述输出端子电路性连接至所述读出电路(102)；其中所述图像传感器还包括暗电流抑制电路(400，420，440)，所述暗电流抑制电路被配置成大体上抑制在曝光周期中由所述像素的光敏元件产生的暗电流；并且其中所述控制单元至少部分地布置在所述下层(106，605)并且被配置成，在给定的像素待要被读出时，将所述像素的第一中间端子(404a，424a，444)：—通过所述暗电流抑制电路(400，420，440)与所述像素的输出端子(706，732，757，780)电路性连接；或者—与所述像素的输出端子以及与所述暗电流抑制电路电路性连接。...

【技术特征摘要】
2015.06.10 EP 15171314.61.一种图像传感器(100，700，725，750，775，900)，包括操作性连接到控制单元的多个像素(101，300，402，422，442，600，701，726，751，776)，所述控制单元包括选择地读出由入射到所述多个像素的光产生的光信号的读出电路(102)，其特征在于：所述图像传感器包括单片三维集成电路(104，302，800)，所述单片三维集成电路包括具有多个第一堆叠层的上层(105，604)以及具有多个第二堆叠层的下层(106，605)，所述下层置于所述上层的下方；其中，所述多个像素中的每个像素包括：—光敏元件(107，301，403，423，443，500，601，710，727，752，777)，所述光敏元件布置在所述上层的选定位置，所述光敏元件包括与传输层(109，304，607)相关联的光敏层(108，303，606)，所述传输层包括至少一个二维材料层；—有源装置(110，603)，所述有源装置布置在所述下层的选定位置，所述有源装置包括至少一个半导体材料层并且操作性地耦接到所述光敏元件；—第一中间端子(404a，424a，444，703，730，778)，所述第一中间端子电路性连接至所述光敏元件；以及—输出端子(706，732，757，780)，所述输出端子电路性连接至所述读出电路(102)；其中所述图像传感器还包括暗电流抑制电路(400，420，440)，所述暗电流抑制电路被配置成大体上抑制在曝光周期中由所述像素的光敏元件产生的暗电流；并且其中所述控制单元至少部分地布置在所述下层(106，605)并且被配置成，在给定的像素待要被读出时，将所述像素的第一中间端子(404a，424a，444)：—通过所述暗电流抑制电路(400，420，440)与所述像素的输出端子(706，732，757，780)电路性连接；或者—与所述像素的输出端子以及与所述暗电流抑制电路电路性连接。2.根据权利要求1所述的图像传感器，其中所述控制单元包括用于使所述多个像素偏置的偏置电路(103)；其中所述暗电流抑制电路(400，420)包括至少一个参考元件(401，421，501，502，503，504，602，702，728，753)，所述至少一个参考元件具有的暗电导大体上匹配所述像素的光敏元件(403，423，443，500，601，710，727，752)的暗电导；其中所述参考元件/每个参考元件电路性连接到第二中间端子(404b，424b，707，731)和第二偏置端子(406，426)之间，所述第二偏置端子电路性连接至所述偏置电路(103)；其中每个像素的光敏元件电路性连接在所述像素的第一中间端子(404a，424a，444，703，730)和设置于所述像素中的第一偏置端子(405，425)之间，每个像素的第一偏置端子电路性连接至所述偏置电路(103)；其中所述偏置电路(103)适于在所述多个像素中的像素的光敏元件的第一偏置端子和所述至少一个参考元件的第二偏置端子之间提供偏置电压；以及其中所述控制单元被配置成，在给定的像素待要被读出时，将所述像素的第一中间端子(404a，424a，444，703，730)和所述至少一个参考元件中的参考元件的第二中间端子(404b，424b，707，731)与所述像素的输出端子(706，732，757)电路性连接。3.根据权利要求2所述的图像传感器，其中所述至少一个参考元件中的参考元件(503，504，602)布置在所述上层，并且包括含有至少一个二维材料层的传输层(614)。4.根据权利要求3所述的图像传感器，其中所述参考元件进一步包括与所述参考元件(600)的传输层(614)相关联的光敏层(613)。5.根据权利要求4所述的图像传感器，其中所述参考元件(504，602)进一步包括：置于所述参考元件的光敏层(613)和传输层(614)的上面的第一阻光层(505，615)。6.根据权利要求5所述的图像传感器，其中所述参考元件的光敏层和传输层的下面设置有第二阻光层。7.根据权利要求3至6中任一项所述的图像传感器，其中所述参考元件(602)布置在所述多个像素中的一个像素的光敏元件(601)的下面。8.根据权利要求2至6中任一项所述的图像传感器，其中所述至少一个参考元件中的参考元件布置在所述下层中并且包括可变电阻器(502)。9.根据权利要求1至6中任一项所述的图像传感器，其中所述上层(105，604)包括与所述多个像素的光敏元件(107，301，601)相关联的一个或多个绝缘层(119，307，308，617)。10.根据权利要求9所述的图像传感器，其中所述多个像素中的至少一个像素(300，600)包括：—背栅端子(310)，所述背栅端子置于所述至少一个像素的光敏元件(301)的下面，位于布置在所述多个像素的光敏元件(301)的下面的绝缘层(308)和所述单片三维集成电路的下层之间；和/或—顶栅端子(312，612)，所述顶栅端子置于所述至少一个像素的所述光敏元件(301，601)的上面。11.根据权利要求1至6中任一项所述的图像传感器，其中所述多个像素中的至少一个像素包括导电互连部(200，210，220，230)，以将所述像素的有源装置(110)耦接到所述像素的光敏元件(107)，所述导电互连部包括：—竖向接触部(201)，所述竖向接触部从所述单片三维集成电路(104)的下层延伸至上层，并且具有第一部分(202)，所述第一部分连接到所述像素的有源装置(110)，所述第一部分置于所述有源装置的至少一个半导体层上；以及—横向接触部(204，214，224，234)，所述横向接触部布置在所述上层上并且与所述竖向接触部的第二部分(203)连接；其中所述横向接触部(204，214，224，234)欧姆性连接到所述像素的光敏元件(107)的传输层(109)，并且包括与所述光敏元件(107)的传输层(109)平行的部分(205，225，235)。12.根据权利要求1至6中任一项所述的图像传感器，其中所述多个像素中的每个像素的有源装置(110，603)包括开关(704，705，729，781，782)、放大器(754)、滤波器、数字转换器、电平位移器和/或存储元件(755)。13.根据权利要求1至6中任一项所述的图像传感器，其中所述多个像素被分成集群(s1-s9)，每个集群包括一个或多个像素；并且其中每个集群的所述一个或多个像素的光敏元件的光敏层对不同范围的光谱敏感。14.根据权利要求1至6...

【专利技术属性】
技术研发人员：耶拉西莫斯·康斯坦塔投斯，弗兰克·科盆司，斯泰恩·古森斯，胡安·何塞·皮克拉斯，劳尔·皮尔兹，
申请(专利权)人：光子科学研究所，
类型：发明
国别省市：西班牙;ES