一种基于CPLD的中继器制造技术

本发明专利技术涉及网络互联设备领域，具体为一种基于CPLD的中继器，具有可靠性高，驱动能力强，完全无缝中继的优点，其包括控制电路模块、电源模块和接口电路，所述控制电路模块包括CPLD电路和速率位数选择电路，所述CPLD电路包括连接晶振OSC1的CPLD芯片U1，所述速率位数选择电路包括连接所述CPLD芯片U1的通信速率调节电路和字节位长选择电路，所述接口电路包括A侧接口电路和B侧接口电路，所述A侧接口电路包括接口CN1、A侧接口芯片，所述B侧接口电路包括接口CN2、B侧接口芯片，所述A侧接口电路与所述B侧接口电路之间通过光耦电路电气隔离。

A repeater based on CPLD

The invention relates to the field of network interconnection equipment, in particular to a repeater based on CPLD, which has high reliability and strong driving ability, the advantages of a completely seamless relay, which comprises a control circuit module, power supply module and interface circuit, the control circuit module includes a CPLD circuit and a digit rate selection circuit, the CPLD circuit includes a connecting crystal OSC1 CPLD chip U1, the digit rate selection circuit connected with the CPLD chip U1 communication speed regulating circuit and byte bit length selection circuit, the interface circuit includes A side side interface circuit and B interface circuit, the interface circuit includes CN1 interface A side and A side of the B interface chip. The interface circuit includes CN2 interface, B interface chip, the interface circuit between the A side and the B side interface circuit through the optocoupler electrical isolation.

【技术实现步骤摘要】

本专利技术涉及网络互联设备领域，具体为一种基于CPLD的中继器。
技术介绍
中继器的作用就是在原始信号由于传输距离太长而信号强度衰弱时用来增强信号，得以延长信号传输距离。见图1所示，为8-N-1格式（下文中提到的字节都以该格式为例）的一个字节发送时RTS与TXD关系，RTS信号在TXD首次置低（起始位）时置高，在停止位发送完成后RTS置低，考虑到线路的延迟，RTS需在停止位发送完成后延时约0.5到1个数据位（1bit）的时间再置低。要实现图1中的控发转换，TXD的下降沿容易识别，难的是RTS信号高电平时长的控制。并且RTS信号在一个字节发送完毕后的高电平延长期间内就有后续字节需要发送的话，其始终要保持住高电平，直到最后字节发送结束。而市场上品种繁多的RS485中继器都是只驱动发送低电平，高电平的发送仅靠AB线上下拉实现，当网络节点较多或传输距离较远时，根本起不到增强信号的作用，尤其在发送高电平期间抗干扰能力差。
技术实现思路
为了解决上述问题，本专利技术提供了一种基于CPLD的中继器，具有可靠性高，驱动能力强，完全无缝中继的优点。其技术方案是这样的：一种基于CPLD的中继器，其特征在于，其包括控制电路模块、电源模块和接口电路，所述控制电路模块包括CPLD电路和速率位数选择电路，所述CPLD电路包括连接晶振OSC1的CPLD芯片U1，所述速率位数选择电路包括连接所述CPLD芯片U1的通信速率调节电路和字节位长选择电路，所述接口电路包括A侧接口电路和B侧接口电路，所述A侧接口电路包括接口CN1、A侧接口芯片，所述B侧接口电路包括接口CN2、B侧接口芯片，所述A侧接口电路与所述B侧接口电路之间通过光耦电路电气隔离。其进一步特征在于，所述A侧接口电路与所述B侧接口电路均还包括保护电路，所述保护电路包括保险丝和半导体放电管；所述CPLD芯片U1型号为XC9572XL，所述晶振OSC1的频率为1.8432MHz；所述控制电路模块还包括连接所述CPLD芯片U1的上电复位电路和下载接口电路；所述接口电路还包括两路指示灯；所述电源电路包括转5V电路、转隔离5V电路和3.3V电路，所述控制电路模块连接所述3.3V电路，所述转5V电路连接所述转隔离5V电路后给所述接口电路供电，所述3.3V用于所述控制电路模块和所述接口电路供电；所述转5V电路包括正极连接外部9~36VDC电源的二级管D1，所述二极管D1的负极连接保险丝F1一端，所述保险丝另一端连接二极管D2的负极、电容E1一端、电容C2一端、电阻R1一端和MC3306A芯片U3的6脚，所述MC3306A芯片U3的7脚和8脚相连后连接1脚和所述电阻R1另一端，所述MC3306A芯片U3的3脚连接电容C1一端，所述MC3306A芯片U3的4脚连接所述电容C1另一端后接地，所述MC3306A芯片U3的2脚连接二极管D3的负极和电感一端，所述电感另一端连接电容E2一端、电容C3一端、电阻R34一端和二极管ZD1的负极且该节点输出+5VDC电压，所述MC3306A芯片U3的5脚连接所述电阻R34另一端和电阻R33一端，所述电阻R33另一端接地，所述转隔离5V电路包括DC-DC隔离模块DC1和DC-DC隔离模块DC2，所述DC-DC隔离模块DC1和所述DC-DC隔离模块DC2的1脚均输入所述+5VDC电压，所述DC-DC隔离模块DC1的6脚连接电容C19一端、二极管ZD2负极和电容E4一端且该节点输出VCC1电压，所述DC-DC隔离模块DC2的6脚连接电容C20一端、二极管ZD3负极和电容E5一端且该节点输出VCC2电压。采用本专利技术的电路后， A侧接口电路与B侧接口电路接收到外部RS485信号转换成TTL信号，经过光耦电路电气隔离，再将TTL信号转换成RS485信号，通信速率调节电路和字节位长选择电路控制通信速率和字节位长实现精确控制RTS的时间，CPLD芯片为总处理器，实现了可靠性高，驱动能力强，完全无缝中继。附图说明图1为标准的RS485控发转换示意图；图2为控制电路模块电路原理图；图3为电源电路原理图；图4为接口电路中A侧原理图；图5为接口电路中B侧原理图；图6为接口电路中指示灯电路原理图；图7为CPLD逻辑框图；图8为泓格7510AR中继（隔离）模块发送单字节0xFF时的TXD和RTS信号关系图；图9为泓格7510AR模块TXD与RTS信号时长关系；图10为RS485接口基本电路图；图11为SN75176B差分输出电压与电流曲线；图12为本专利技术中继器TXD与RTS信号关系图；图13为本专利技术中继器TXD与RTS信号时长关系图14为本专利技术中继器连续发送两个字节0xFF时TXD与RTS信号关系图。具体实施方式见图2，图3，图4，图5，图6所示，一种基于CPLD的中继器，其包括控制电路模块、电源模块和接口电路，控制电路模块包括CPLD电路和速率位数选择电路，CPLD电路包括连接晶振OSC1的CPLD芯片U1，逻辑控制、精确的时序都由其完成，CPLD芯片U1型号为XC9572XL，晶振OSC1的频率为1.8432MHz，速率位数选择电路包括连接CPLD芯片U1的通信速率调节电路和字节位长选择电路，使用一个旋拨开关SW1来选择通信速率，并使用一个2位拨码开关SW2来选择字节的位长，工业现场，一个RS485网络，其通信速率和数据定义是固定的，因此使用拨码开关并不会增加中继器使用的麻烦性，这仅在安装时操作一下而已，而目前市场上所销售的中继器都是所谓速率自适应的。接口电路包括A侧接口电路和B侧接口电路，A侧接口电路包括接口CN1、保护电路、A侧接口芯片，B侧接口电路包括接口CN2、保护电路、B侧接口芯片，A侧接口电路与B侧接口电路之间通过光耦电路电气隔离，保护电路包括自恢复保险丝和半导体放电管，使得接口得到保护充分，半导体放电管响应速度可以和TVS管媲美，但其漏电流和节电容远小于TVS管，在一个RS485网络中如果有多个通信节点的话，使用半导体放电管不会影响总线的驱动性能和波形的完整性，具体电路如下所述：A侧接口电路的接口CN1和B侧接口电路的接口CN2，接口CN1连接自恢复保险丝PS1~PS4一端，自恢复保险丝PS1另一端连接半导体放电管TS1一端、半导体放电管TS2一端、电阻R23一端和MAX487E接口芯片U4的6脚，自恢复保险丝PS2另一端连接半导体放电管TS2另一端、半导体放电管TS3一端、电阻R24一端和MAX487E接口芯片U4的7脚，MAX487E接口芯片U4的2至4脚均连接CPLD芯片U1，自恢复保险丝PS3另一端连接半导体放电管TS4一端、半导体放电管TS5一端、电阻R25一端和MAX487E接口芯片U5的6脚，自恢复保险丝PS4另一端连接半导体放电管TS5另一端、半导体放电管TS6一端、电阻R26一端和MAX487E接口芯片U5的7脚，MAX487E接口芯片U5的2至4脚均连接CPLD芯片U1，B侧接口电路的接口CN2通过自恢复保险丝PS5~PS8、半导体放电管TS7~ TS12连接MAX487E接口芯片U6和MAX487E接口芯片U7，该部分连接结构和A侧接口电路该部分对应一致，区别在于：MAX487E接口芯片U6的2脚和3脚相连后连接三极管Q3的集电极、电阻R17本文档来自技高网...

【技术保护点】
一种基于CPLD的中继器，其特征在于，其包括控制电路模块、电源模块和接口电路，所述控制电路模块包括CPLD电路和速率位数选择电路，所述CPLD电路包括连接晶振OSC1的CPLD芯片U1，所述速率位数选择电路包括连接所述CPLD芯片U1的通信速率调节电路和字节位长选择电路，所述接口电路包括A侧接口电路和B侧接口电路，所述A侧接口电路包括接口CN1、A侧接口芯片，所述B侧接口电路包括接口CN2、B侧接口芯片，所述A侧接口电路与所述B侧接口电路之间通过光耦电路电气隔离。

【技术特征摘要】
1.一种基于CPLD的中继器，其特征在于，其包括控制电路模块、电源模块和接口电路，所述控制电路模块包括CPLD电路和速率位数选择电路，所述CPLD电路包括连接晶振OSC1的CPLD芯片U1，所述速率位数选择电路包括连接所述CPLD芯片U1的通信速率调节电路和字节位长选择电路，所述接口电路包括A侧接口电路和B侧接口电路，所述A侧接口电路包括接口CN1、A侧接口芯片，所述B侧接口电路包括接口CN2、B侧接口芯片，所述A侧接口电路与所述B侧接口电路之间通过光耦电路电气隔离。2.根据权利要求1所述的一种基于CPLD的中继器，其特征在于，所述A侧接口电路与所述B侧接口电路均还包括保护电路，所述保护电路包括保险丝和半导体放电管。3.根据权利要求1所述的一种基于CPLD的中继器，其特征在于，所述CPLD芯片U1型号为XC9572XL，所述晶振OSC1的频率为1.8432MHz。4.根据权利要求1所述的一种基于CPLD的中继器，其特征在于，所述控制电路模块还包括连接所述CPLD芯片U1的上电复位电路和下载接口电路。5.根据权利要求1所述的一种基于CPLD的中继器，其特征在于，所述接口电路还包括两路指示灯。6.根据权利要求1所述的一种基于CPLD的中继器，其特征在于，所述电源电路包括转5V电路、转隔离5V电路和3.3V电路，所述控制电路模块连接所述3.3V电路，所述转5V电路连接所述转隔离5V...

【专利技术属性】
技术研发人员：黄波，王卓远，付宏博，朱超，夏颖，黄斌华，
申请(专利权)人：无锡蓝天电子股份有限公司，
类型：发明
国别省市：江苏;32