一种嵌入式千兆核心交换模块制造技术

本申请公开了一种嵌入式千兆核心交换模块，该交换模块包括CPU、多层交换芯片SWITCH、三片GPHY、两片DDR3SDRAM、FLASH、CPLD、和两个高速差分连接器CON；本申请可为用户提供多至12路光电复用端口的能力；端口速率提升到1000Mbps；背板带宽容量高至24Gbps，可无阻塞线性转发；该核心交换模块可工作在工业级工作温度(‑40～85℃)；整板尺寸仅120mm*100mm*11.5mm，可以非常容易的嵌入到客户系统中。

【技术实现步骤摘要】
一种嵌入式千兆核心交换模块
本技术涉及一种核心交换模块，具体涉及一种嵌入式千兆核心交换模块。
技术介绍
工业以太网交换机主要应用在轨道交通、智能电网和煤矿等行业，之所以大批量的应用在这些行业中，跟其固有特性是息息相关的，比如在电磁兼容、温湿度以及防尘等方面有特殊要求的环境。在功能上与工业网络通讯更接近，比如与各种现场总线的互通互联、设备的冗余以及设备的实时等；而性能上的区别则主要体现在适应外界环境参数的不同。目前，在工业交换机领域应用中，大多交换机端口是固化的，客户无法灵活的配置光口和电口，即使是市面上的模块化交换机其体积也很庞大无法嵌入到客户的系统中，这类产品在对空间有要求的嵌入式通讯领域往往不适用。公开号为CN101262354A的技术专利，提供了一款嵌入式的工业交换机，其一为用户提供4个百兆端口，其二采用开关电源供电，其三可用WEB、CLI对嵌入式交换机的每个端口进行管理和配置。其缺点是：1、为用户提供的端口数量少，仅能提供4路端口；2、端口速率低，传输速率仅100Mbps；3、背板带宽容量小，全双工模式下仅800Mbps；4、非工业级工作温度(-40～85℃)；5、体积小尺寸仅120mm*100mm*11.5mm，可灵活的嵌入到客户的工业设备中，使其迅速具有多层工业交换机的功能。
技术实现思路
针对现有技术中存在的问题，本技术的目的在于提供一种嵌入式千兆核心交换模块，其有效解决了
技术介绍
中存在问题。为实现上述目的，本技术采用以下技术方案：一种嵌入式千兆核心交换模块，所述交换模块包括CPU、多层交换芯片SWITCH、三片GPHY、两片DDR3SDRAM、FLASH、CPLD、和两个高速差分连接器CON；其中，所述FLASH与所述CPU连接，CPU上电时读取烧录在FLASH里的BOOTROM文件启动系统；CPU的DDR控制器接口和两片所述DDR3SDRAM芯片间连接，DDR3SDRAM为嵌入式系统提供运行内存，确保系统流畅运行；所述多层交换芯片SWITCH与CPU连接，二者之间的接口为PCI-E桥接，速率2.5Gbps；所述CPLD和CPU连接，二者之间的接口为SPI通讯，CPU为Master，CPLD为Slave，CPU通过SPI总线访问CPLD的寄存器，对其寄存器进行配置和状态的读取；三片所述GPHY均与CPLD连接，每片GPHY将总中断信号通过CPLD的IO口与CPLD连接，以在端口中断时将中断信号通过CPLD上报CPU处理；三片GPHY均与SWITCH连接，每片GPHY设置有4路千兆端口；三片GPHY均与两个所述高速差分连接器CON连接，GPHY将电口和光口的差分信号通过两个高速差分连接器CON引出。进一步，所述FLASH与所述CPU之间的接口为SPI。进一步，所述CPU的DDR控制器接口和2片所述DDR3SDRAM芯片间通过16bit的数据总线连接，组成32位的数据总线。进一步，所述CPU还连接到CONSOLE口，通过所述CONSOLE口对交换机的实时状态进行监控或通过命令对其配置。进一步，所述CPLD连接有JTAG接口，通过所述JTAG接口对CPLD的程序进行在线升级。进一步，所述GPHY与所述SWITCH之间的接口形式是QSGMII，速率5Gbps。本技术具有以下有益技术效果：本申请可为用户提供多至12路光电复用端口的能力；端口速率提升到1000Mbps；背板带宽容量高至24Gbps，可无阻塞线性转发；该核心交换模块可工作在工业级工作温度(-40～85℃)；整板尺寸仅120mm*100mm*11.5mm，可以非常容易的嵌入到客户系统中。附图说明图1为本技术交换模块的电路板布局示意图；图2为本技术的硬件连接原理框图。具体实施方式下面，参考附图，对本技术进行更全面的说明，附图中示出了本技术的示例性实施例。然而，本技术可以体现为多种不同形式，并不应理解为局限于这里叙述的示例性实施例。而是，提供这些实施例，从而使本技术全面和完整，并将本技术的范围完全地传达给本领域的普通技术人员。为了易于说明，在这里可以使用诸如“上”、“下”“左”“右”等空间相对术语，用于说明图中示出的一个元件或特征相对于另一个元件或特征的关系。应该理解的是，除了图中示出的方位之外，空间术语意在于包括装置在使用或操作中的不同方位。例如，如果图中的装置被倒置，被叙述为位于其他元件或特征“下”的元件将定位在其他元件或特征“上”。因此，示例性术语“下”可以包含上和下方位两者。装置可以以其他方式定位(旋转90度或位于其他方位)，这里所用的空间相对说明可相应地解释。如图1所示，本申请的交换模块由CPU、SWITCH(多层交换芯片)、GPHY(千兆物理层芯片)、GPHY、GPHY、DDR3SDRAM、FLASH、CPLD和CON(高速连接器)等主要芯片组成。如图2所示，本申请的嵌入式千兆核心交换模块包括CPU、多层交换芯片SWITCH、三片GPHY、两片DDR3SDRAM、FLASH、CPLD、和两个高速差分连接器CON；其中，FLASH通过2与CPU连接，CPU上电时读取烧录在FLASH里的BOOTROM文件启动系统；CPU的DDR控制器接口和两片DDR3SDRAM芯片间通过3连接，DDR3SDRAM为嵌入式系统提供运行内存，确保系统流畅运行；多层交换芯片SWITCH通过5与CPU连接，二者之间的接口为PCI-E桥接，速率2.5Gbps；CPLD通过1和CPU连接，二者之间的接口为SPI通讯，CPU为Master，CPLD为Slave，CPU通过SPI总线访问CPLD的寄存器，对其寄存器进行配置和状态的读取；三片GPHY均通过8与CPLD连接，每片GPHY将总中断信号通过CPLD的IO口与CPLD连接，以在端口中断时将中断信号通过CPLD上报CPU处理；三片GPHY均通过6与SWITCH连接，每片GPHY设置有4路千兆端口；总共三片可出端口数为12路千兆口；三片GPHY均通过7与两个高速差分连接器CON连接，GPHY将电口和光口的差分信号通过两个高速差分连接器CON引出。FLASH与CPU之间的接口为SPI。CPU的DDR控制器接口和2片DDR3SDRAM芯片间通过16bit的数据总线连接，组成32位的数据总线。CPU还通过4连接有CONSOLE口，通过CONSOLE口对交换机的实时状态进行监控或通过命令对其配置。CPU内嵌的TTLUART通过电平转换芯片转换为RS232-C标准的电平，通过CON连接到底板的网络接口与PC连接。CPLD通过9连接有JTAG接口，通过JTAG接口对CPLD的程序进行在线升级。GPHY与所述SWITCH之间的接口形式是QSGMII，速率5Gbps。本申请的CON为高速差分连接器，该连接器可过5Gbps信号无衰减，故从GPHY端引出的电口、光口差分信号可以高质量的传输到底板，与电口光口连接器互联形成完整以太网链路。本申请的交换模块整板尺寸仅120mm*100mm*11.5mm。上面所述只是为了说明本技术，应该理解为本技术并不局限于以上实施例，符合本技术思想的各种变通形式均在本技术的保护范围之内。本文档来自技高网...

【技术保护点】
一种嵌入式千兆核心交换模块，其特征在于，所述交换模块包括CPU、多层交换芯片SWITCH、三片GPHY、两片DDR3SDRAM、FLASH、CPLD、和两个高速差分连接器CON；其中，所述FLASH与所述CPU连接，CPU上电时读取烧录在FLASH里的BOOTROM文件启动系统；CPU的DDR控制器接口和两片所述DDR3SDRAM芯片间连接，DDR3SDRAM为嵌入式系统提供运行内存，确保系统流畅运行；所述多层交换芯片SWITCH与CPU连接，二者之间的接口为PCI‑E桥接，速率2.5Gbps；所述CPLD和CPU连接，二者之间的接口为SPI通讯，CPU为Master，CPLD为Slave，CPU通过SPI总线访问CPLD的寄存器，对其寄存器进行配置和状态的读取；三片所述GPHY均与CPLD连接，每片GPHY将总中断信号通过CPLD的IO口与CPLD连接，以在端口中断时将中断信号通过CPLD上报CPU处理；三片GPHY均与SWITCH连接，每片GPHY设置有4路千兆端口；三片GPHY均与两个所述高速差分连接器CON连接，GPHY将电口和光口的差分信号通过两个高速差分连接器CON引出。

【技术特征摘要】
1.一种嵌入式千兆核心交换模块，其特征在于，所述交换模块包括CPU、多层交换芯片SWITCH、三片GPHY、两片DDR3SDRAM、FLASH、CPLD、和两个高速差分连接器CON；其中，所述FLASH与所述CPU连接，CPU上电时读取烧录在FLASH里的BOOTROM文件启动系统；CPU的DDR控制器接口和两片所述DDR3SDRAM芯片间连接，DDR3SDRAM为嵌入式系统提供运行内存，确保系统流畅运行；所述多层交换芯片SWITCH与CPU连接，二者之间的接口为PCI-E桥接，速率2.5Gbps；所述CPLD和CPU连接，二者之间的接口为SPI通讯，CPU为Master，CPLD为Slave，CPU通过SPI总线访问CPLD的寄存器，对其寄存器进行配置和状态的读取；三片所述GPHY均与CPLD连接，每片GPHY将总中断信号通过CPLD的IO口与CPLD连接，以在端口中断时将中断信号通过CPLD上报CPU处理；三片GPHY均与SWITCH连接，每片G...

【专利技术属性】
技术研发人员：胡海峰，杨国文，
申请(专利权)人：天津卓越信通科技有限公司，
类型：新型
国别省市：天津,12