具有回写缓存器的设备及其相关方法技术

本申请涉及具有回写缓存器的设备及其相关方法。一种设备包括用于通信数据的源和用于存储通过所述源通信的数据的存储电路。所述设备进一步包括：用于在未对准写入操作中存储通过所述源通信的数据的回写缓存器，以便提高所述源和所述存储电路之间的吞吐量。

【技术实现步骤摘要】

本公开通常涉及具有提高的吞吐量和性能的电子设备，并且更具体地，涉及使用回写缓存器以提高性能的电子设备及其相关方法。
技术介绍
诸如存储器(例如，随机访问存储器(RAM))的电子设备通常访问组块或集合中的诸如字(例如，32位字)的数据。一些存储器存储具有误差校正编码(ECC)数据或信息的数据。基于给定字中的数据计算ECC数据，并且将该ECC数据与相应的字一起写入至存储器。在读取操作期间，既读取ECC数据，又读取相应的字。ECC数据允许一些误差(例如，一个错误位或多于一个的错误位)的检测和/或校正。在该部分中的描述和任何对应的一个或更多个附图作为背景信息材料被包括。该部分中的材料不应该被认为承认该材料构成本专利申请的现有技术。
技术实现思路
包括回写缓存器以提高吞吐量的各种设备及其对应方法是预期的。根据一个示例性实施方式，一种设备包括：用于通信数据的源，和用于存储通过所述源通信的数据的存储电路。所述设备进一步包括：回写缓存器，所述回写缓存器用于在未对准写入操作中存储通过所述源通信的数据，以便提高所述源和所述存储电路之间的吞吐量。根据另一个示例性实施方式，一种设备包括：存储器电路。所述存储器电路包括：控制器，其经由链路耦合以执行以下操作：从在所述存储器电路外部的源接收数据，并且将数据提供至在所述存储器电路外部的所述源。所述存储器电路进一步包括：存储电路，所述存储电路用于在写入操作中存储数据，并且用于在读取操作中提供数据。所述存储器电路还包括：回写缓存器，其经耦合以执行以下操作：在所述写入操作中存储数据，并且在所述读取操作中提供数据，以便提高在所述存储器电路和所述存储器电路外部的所述源之间的未对准写入数据吞吐量。根据另一个示例性实施方式，一种写入未对准数据的方法包括：在未对准写入操作期间接收来自源数据，以及在存储电路中存储从所述源接收的所述数据。所述方法进一步包括：在回写缓存器中存储从所述源接收的所述数据，以提高所述源和所述存储电路之间的吞吐量。附图说明附图仅例示多个示例性实施方式，并且因此不应该被认为限制本申请或权利要求的范围。本领域技术中普通技术人员将理解的是，所公开的概念适用于其它等效的实施方式。在附图中，在多于一个附图中使用的相同附图标记指示相同、相似或等效的功能、组件或块。图1例示根据一个示例性实施方式的用于使用回写缓存器存储信息的电路布置。图2描述根据一个示例性实施方式的用于使用回写缓存器存储信息的方法的流程图。图3描述根据另一个示例性实施方式的用于使用回写缓存器存储信息的电路布置。图4示出根据另一个示例性实施方式的用于使用回写缓存器存储信息的电路布置。图5例示根据一个示例性实施方式的用于使用回写缓存器的存储器电路的电路布置。图6描述根据一个示例性实施方式的包括具有回写缓存器的存储器电路的微控制器单元(MCU)的电路布置。图7例示根据另一个示例性实施方式的具有回写缓存器的MCU和存储器的电路布置。图8示出根据另一个示例性实施方式的具有回写缓存器的MCU和存储器的电路布置。具体实施方式所公开的概念通常涉及使用回写缓存器的电子设备。更具体地，所公开的概念提供用于使用回写缓存器以提高电子装置中的吞吐量(诸如与存储器(例如，RAM、闪存等)的数据通信)的设备和方法。图1例示根据一个示例性实施方式的用于使用回写缓存器存储信息的电路布置100。电路布置包括：源105和目的地125。源105构成数据(通常，信息)的源。例如，在各种实施方式中，源105可以构成数字信息的源，诸如处理器、输入/输出(I/O)装置、外围设备、模数转换器(ADC)等。源105提供待写入或待提供的数据至目的地125。更具体地，源105经由链路110提供数据。在示例性实施方式中，链路110可以构成诸如总线、用于携带数据的导体组或半导体组等的耦合机构。在示出的实施方式中，目的地125包括：控制器135、回写缓存器130和存储电路115。控制器135促进源105和目的地125之间的通信。更具体地，控制器135接收来自源105的数据，并且处理与回写缓存器130和存储电路的通信。在多个示例性实施方式中，控制器135使用链路120(诸如，总线、用于携带数据的导体组或半导体组等的耦合机构，与链路110相似)与目的地回写缓存器125通信。相似地，控制器135使用链路123(诸如，总线、用于携带数据的导体组或半导体组等的耦合机构，与链路110相似)与存储电路115通信。使用链路120，控制器135将数据提供至回写缓存器130，并且接收来自回写缓存器130的数据。此外，控制器135可以使用链路120，以将状态和/或控制信号通信给回写缓存器130。相似地，使用链路123，控制器135将数据提供至存储电路115，并且从存储电路115接收数据。此外，控制器135可以使用链路123，以将状态和/或控制信号通信给存储电路115。如上所述，目的地125接收来自源105的数据，并且在存储电路115中存储数据。更具体地，目的地125使用控制器135，以促进与源105的通信以接收数据。一旦接收数据，则控制器135在存储电路115(例如，存储器、或其它存储或接收器或目的地电路，诸如变换器、数模转换器(DAC)、外围设备等)中存储数据。作为本领域中的普通技术人员将理解的是，在存储电路115中使用的具体电路系统取决于给定应用的规格。如上所述，在一些实施方式中，存储电路115构成存储器。在这种实施方式中，存储器提供用于存储从源105接收的信息的机制(即，写入操作)。存储器还提供用于检索信息和向源105(或其它源或电路)提供信息的机制(即，读取操作)。根据需要，存储器可以包括一个或更多个库(bank)。在一些实施方式中，存储器可以包括控制器或控制电路系统。控制器提供用于与源105和/或目的地125中的其它电路系统通信的机制。例如，控制器可以针对写入操作接收数据，以及针对读取操作提供数据。因此，作为本领域中普通技术人员将理解的是，控制器可以包括诸如地址解码器、缓存器等的电路系统。控制器还可以提供用于与源105和/或其它电路系统(诸如目的地125中的电路系统)通信的机制或协议。因此，作为本领域中普通技术人员将理解的是，控制器可以允许存储器满足所需协议、定时约定(convention)、规格(例如，吞吐量)等。在多个示例性实施方式中，可以使用各种类型的存储器。一般地，存储器可以分成易失性存储器和非易失性(NV)存储器的类别。作为本领域中普通技术人员将理解的是，易失性存储器的示例包括RAM，诸如动态RAM(DRAM)、静态RAM(SRAM)等。作为本领域中普通技术人员将理解的是，非易失性存储器的示例包括：闪存存储器等。通常，将数据以位的组块或集合方式提供至目的地125，并且最终提供至存储电路115。例如，数据可以被提供为一组字。字可以具有各种长度或配置，诸如字节或通常的位的集合，诸如16位、32位等。在多个示例性实施方式中，存储电路115(或通常的目的地125)能够容纳一个或更多个操作。例如，在一些实施方式中，存储电路115能够存储数据(即，支持写入操作)。如另一个示例，在一些实施方式中，存储电路115既能够存储数据，又能够将数据提供至另一个装置、块、或电路(未示出)本文档来自技高网...

【技术保护点】
一种设备，所述设备包括：源，所述源用于通信数据；存储电路，所述存储电路用于存储通过所述源通信的数据；以及，回写缓存器，所述回写缓存器用于在未对准写入操作中存储通过所述源通信的数据，以便提高所述源和所述存储电路之间的吞吐量。

【技术特征摘要】
2015.05.24 US 14/720,8111.一种设备，所述设备包括：源，所述源用于通信数据；存储电路，所述存储电路用于存储通过所述源通信的数据；以及，回写缓存器，所述回写缓存器用于在未对准写入操作中存储通过所述源通信的数据，以便提高所述源和所述存储电路之间的吞吐量。2.根据权利要求1所述的设备，其中，所述未对准写入操作作为读取-修改-写入操作的一部分发生。3.根据权利要求1所述的设备，其中，所述存储电路包括：存储器电路。4.根据权利要求3所述的设备，其中，所述存储器电路包括：易失性存储器电路系统和/或非易失性存储器电路系统。5.根据权利要求3所述的设备，其中，所述存储器电路包括：误差-校正代码，即ECC。6.根据权利要求1所述的设备，其中，所述存储电路驻留在集成电路即IC中。7.根据权利要求6所述的设备，其中，所述回写缓存器驻留在所述IC中。8.根据权利要求7所述的设备，其中，所述IC包括：微控制器单元，即MCU。9.根据权利要求1所述的设备，其中，所述回写缓存器包括：寄存器。10.根据权利要求2所述的设备，其中，所述读取-修改-写入操作包括：向所述存储电路和所述回写缓存器二者写入数据。11.一种设备，所述设备包括：存储器电路，所述存储器电路包括：控制器，所述控制器经由链路被耦合，以执行以下步骤：从在所述存储器电路外部的源接收数据，并且将数据提供至在所述存储器电路外部的所述源；存储电路，所述存储电路用于在写入操作中存储数据，并且用于在读取操作中提供数据；以及，回写缓存器，所述回写缓存器经耦合以执行以下步骤：在所述写入操...

【专利技术属性】
技术研发人员：T·S·戴维，
申请(专利权)人：硅实验室公司，
类型：发明
国别省市：美国;US