【技术实现步骤摘要】
本专利技术涉及集成电路存储器测试、存储器可靠性考核领域,特别是内建式集成电路存储器自动耐力测试板。
技术介绍
随着集成电路集成度的不断增加、集成电路应用领域的不断扩展、集成电路功能的更加多样化,集成电路芯片的可靠性测试越来越受到重视,集成电路设计公司在可靠性考核测试上的技术更新与成本也越来越受到重视;集成电路耐力考核是考核存储器可实现的总擦写次数,是集成电路存储器可靠性考核的最重要指标之一,所以存储器的耐力考核测试是所有独立存储器颗粒产品、SOC产品的必须考核项目及例检项目。现有技术中,集成电路耐力可靠性考核测试较多采用几种方式:圆片级耐力可靠性测试采用了探针卡扎针使用自动测试仪,通过测试接口循环擦写存储器的方式进行耐力测试,成品的存储器颗粒和SOC产品基本都是通过电脑、读卡器等设备进行循环擦写存储器的方式进行存储器的耐力可靠性考核测试或者例检考核测试,这种方式需要自动测试仪或者电脑/读卡器发送擦写指令到存储器颗粒的控制端或者SOC的CPU端,然后控制端或者CPU再对存储器区域进行循环的擦写,从流程中可以看到,指令发送、接收过程会耗费大部分的测试时间,使得耐力测试的效率下降。
技术实现思路
针对上述现有技术中存在的不足,本专利技术的目的是提供一种内建式集成电路芯片自动耐力测试板,它无需使用自动测试仪或者电脑/读卡器就能对芯片存储器完成耐力循环考核测试,具有节约成本和高效的特点。为了达到上述专利技术目的,本专利技术的技术方案以如下方式实现:一种内建式存储器自动耐力测试板,所述测试板配置电源单元、控制单元、测试单元和固定单元,电源单元连接控制单元和测试单元,控制单元 ...
【技术保护点】
一种内建式存储器自动耐力测试板,其特征在于,所述测试板配置电源单元(10)、控制单元(20)、测试单元(30)和固定单元(40),电源单元(10)连接控制单元(20)和测试单元(30),控制单元(20)和测试单元(30)相互连接;电源单元(10),用于提供电源;控制单元(20),包含复位模块(21)、拨码模块(22)、插针模块(23)和时钟模块(24);复位模块(21),用于给所述测试板的被测芯片发出复位信号;拨码模块(22),用于设置所述测试板的测试电压;插针模块(23),用于为所述测试板提供电源;时钟模块(24),用于给被测芯片提供时钟信号。
【技术特征摘要】
1.一种内建式存储器自动耐力测试板,其特征在于,所述测试板配置电源单元(10)、控制单元(20)、测试单元(30)和固定单元(40),电源单元(10)连接控制单元(20)和测试单元(30),控制单元(20)和测试单元(30)相互连接;电源单元(10),用于提供电源;控制单元(20),包含复位模块(21)、拨码模块(22)、插针模块(23)和时钟模块(24);复位模块(21),用于给所述测试板的被测芯片发出复位信号;拨码模块(2...
【专利技术属性】
技术研发人员:肖金磊,欧阳睿,刘静,解辰,
申请(专利权)人:北京同方微电子有限公司,
类型:新型
国别省市:北京;11
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。