用于小面积数字SOC的自适应标准单元架构和布局技术制造技术

一种标准单元CMOS器件包括跨标准单元延伸的第一电源轨(104)。第一电源轨连接到第一电压或小于第一电压的第二电压中的一个电压。该器件进一步包括跨标准单元延伸的第二电源轨(118)。第二电源轨连接到第一电压或第二电压中的另一个电压。第二电源轨包括M2层互连和连接到M1层互连的M1层互连集合。该器件进一步包括在第一电源轨与第二电源轨之间并由第一电源轨和第二电源轨供电的CMOS晶体管器件集合。该器件进一步包括在第二电源轨下方并且与第二电源轨正交地延伸的M1层互连(124)。M1层互连耦合到CMOS晶体管器件集合。

【技术实现步骤摘要】
【国外来华专利技术】相关申请的交叉引用本申请要求于2014年5月1日提交的题为“ADAPTIVE STANDARD CELL ARCHITECTURE AND LAYOUT TECHNIQUES FOR LOW AREA DIGITAL SOC(用于小面积数字SOC的自适应标准单元架构和布局技术)”的美国专利申请号14/267,888的权益，其通过援引全部明确纳入于此。背景领域本公开一般涉及布局构造，尤其涉及用于小面积数字片上系统(SoC)的自适应标准单元架构和布局技术。背景标准单元是可用数字逻辑来实现的集成电路。专用集成电路(ASIC)(诸如SoC器件)可包含数千至数百万的标准单元。此类标准单元可占用SoC的约20％。减小ASIC的尺寸/面积覆盖区是有益的。因此，存在对减小个体标准单元的尺寸/面积覆盖区的需要。概述在本公开的一个方面中，标准单元互补金属氧化物半导体(CMOS)器件包括跨所述标准单元延伸的第一电源轨。所述第一电源轨连接到第一电压或小于所述第一电压的第二电压中的一个电压。所述标准单元CMOS器件进一步包括跨所述标准单元延伸的第二电源轨。所述第二电源轨连接到所述第一电压或所述第二电压中的另一个电压。所述第二电源轨包括金属x层互连和连接到所述金属x层互连的金属x-1层互连集合。标准单元CMOS器件进一步包括在所述第一电源轨与所述第二电源轨之间并由所述第一电源轨和所述第二电源轨供电的CMOS晶体管器件集合。所述标准单元CMOS器件进一步包括所述第二电源轨下方并且与所述第二电源轨正交地延伸的x-1层互连。所述x-1层互连耦合到所述CMOS晶体管器件集合。所述x-1层互连可在作为所述第二电源轨的一部分的所述金属x-1层互连集合中的两个x-1层互连之间延伸。在一个配置中，x等于2并且所述第二电源轨包括金属2层互连和金属1层互连集合。附图简述图1是解说示例性的CMOS器件的一部分的图。图2是解说示例性的7迹线单元架构的图。图3是解说栅极互连相对于有源区的凹凸部间隔的图。图4是解说标准单元覆盖区比较的图。图5是一种操作标准单元CMOS器件的方法的流程图。详细描述以下结合附图阐述的详细描述旨在作为各种配置的描述，而无意表示可实践本文所描述的概念的仅有配置。本详细描述包括具体细节以提供对各种概念的透彻理解。然而，对于本领域技术人员将显而易见的是，没有这些具体细节也可实践这些概念。在一些实例中，以框图形式示出众所周知的结构和组件以便避免淡化此类概念。装置和方法将在以下详细描述中进行描述并可以在附图中由各种框、模块、组件、电路、步骤、过程、算法、元件等来解说。图1是解说示例性的CMOS器件的一部分的图100。CMOS器件包括跨标准单元延伸的第一电源轨/总线102(图100中仅解说了标准单元的一部分)。第一电源轨102连接到第一电压或小于第一电压的第二电压中的一个电压。例如，第一电压可以是Vdd并且第二电压可以是Vss(其可以是接地(GND))。CMOS器件进一步包括跨标准单元延伸的第二电源轨/总线104。第二电源轨104连接到第一电压或第二电压中的另一个电压。例如，第一电源轨102可连接到Vss并且第二电源轨可连接到Vdd。替换地，第一电源轨102可连接到Vdd并且第二电源轨可连接到Vss。第二电源轨104包括金属x层互连106和连接到该金属x层互连的金属x-1层互连集合108、110。例如，金属x层互连106可以是金属2(M2)层互连，并且金属x-1层互连集合108、110可以是金属1(M1)层互连集合。CMOS器件进一步包括在第一电源轨102与第二电源轨104之间并由第一电源轨102和第二电源轨104供电的CMOS晶体管器件集合。CMOS器件进一步包括在第二电源轨104下方并且与第二电源轨104正交地延伸的x-1层互连112。x-1层互连112耦合到在第一电源轨102与第二电源轨104之间的CMOS晶体管器件集合。第二电源轨104在第一方向(例如，水平方向)上延伸，并且x-1层互连112在与第一方向正交的第二方向(例如，垂直方向)上延伸。如图1中所示，第一电源轨102包括与M1层互连116分路的M2层互连114。第二电源轨104包括与多个M1层互连108、110分路的M2层互连106。第二电源轨104的M1层互连108、110被分开，以允许M1层互连112在第二电源轨104下方延伸而不接触M1层互连108、110。第一电源轨102与第二电源轨104之间的CMOS器件集合可通过M1层互连112连接到第二电源轨104与第三电源轨/总线118之间的第二CMOS器件集合。因此，可使用在第二方向(例如，垂直方向)上延伸的较少的更高金属层互连(例如，金属3(M3)层互连)将第一电源轨102与第二电源轨104之间的CMOS器件集合和第二电源轨104与第三电源轨118之间的第二CMOS器件集合进行互连。当较少的更高金属层互连用于单元间连接(局部路由)时，更多迹线可用于单元内连接。具有更多可用于单元内连接的迹线使得单元内路由更简单，并且在需要更少的掩模/较少的层来制造SoC的情况下，则可降低制造SoC的成本。如图1中所示，x-1层互连112在作为第二电源轨104的一部分的金属x-1层互连集合108、110中的两个x-1层互连108和110之间延伸。当x等于2时，第二电源轨104包括M2层互连106和M1层互连集合108、110。第一电源轨102可包括仅M1层互连116、仅M2层互连114、或M1层互连114和M2层互连116二者。第一电源轨102和第二电源轨104可彼此平行延伸。金属x-1层互连集合108、110可在金属x层互连106下方并且与金属x层互连106平行地延伸。CMOS器件可进一步包括跨标准单元延伸的第三电源轨118。第三电源轨118连接到第一电压或第二电压中的一个电压。例如，第一电源轨102和第三电源轨118可连接到Vss并且第二电源轨104可连接到Vdd。替换地，第一电源轨102和第三电源轨118可连接到Vdd并且第二电源轨104可连接到Vss。第三电源轨118可包括金属x层互连120和/或金属x-1层互连122。如果第三电源轨118在标准单元内(如所示出的)并且不在标准单元的边缘上，则第三电源轨118可包括多个分开的金属x-1层互连122。如所解说的，第三电源轨118包括金属x层互连120和多个分开的金属x-1层互连122。CMOS器件可进一步包括在第二电源轨104与第三电源轨118之间并由第二电源轨104和第三电源轨118供电的第二CMOS晶体管器件集合。x-1层互连112还可耦合到第二电源轨与第三电源轨118之间的第二CMOS晶体管器件集合。如果第三电源轨118包括分开的金属x-1层互连(例如，M1层互连122)，则CMOS器件可包括附加的金属x-1层互连124、126，该金属x-1层互连124、126在第三电源轨118下方在与第一方向和第三电源轨118正交的第二方向上延伸。金属x-1层互连124、126可耦合到第二电源轨104与第三电源轨118之间的第二CMOS晶体管器件集合，并且耦合到第三电源轨118与第四电源轨之间的第三CMOS晶体管器件集合。图2是解说示例性的7迹线单元架构的图200本文档来自技高网...

【技术保护点】
一种标准单元互补金属氧化物半导体(CMOS)器件，包括：第一电源轨，所述第一电源轨跨所述标准单元延伸，所述第一电源轨连接到第一电压或小于所述第一电压的第二电压中的一个电压；第二电源轨，所述第二电源轨跨所述标准单元延伸，所述第二电源轨连接到所述第一电压或所述第二电压中的另一个电压，所述第二电源轨包括金属x层互连和连接到所述金属x层互连的金属x‑1层互连集合；CMOS晶体管器件集合，所述CMOS晶体管器件集合在所述第一电源轨与所述第二电源轨之间并且由所述第一电源轨和所述第二电源轨供电；以及x‑1层互连，所述x‑1层互连在所述第二电源轨下方并且与所述第二电源轨正交地延伸，所述x‑1层互连耦合到所述CMOS晶体管器件集合。

【技术特征摘要】
【国外来华专利技术】2014.05.01 US 14/267,8881.一种标准单元互补金属氧化物半导体(CMOS)器件，包括：第一电源轨，所述第一电源轨跨所述标准单元延伸，所述第一电源轨连接到第一电压或小于所述第一电压的第二电压中的一个电压；第二电源轨，所述第二电源轨跨所述标准单元延伸，所述第二电源轨连接到所述第一电压或所述第二电压中的另一个电压，所述第二电源轨包括金属x层互连和连接到所述金属x层互连的金属x-1层互连集合；CMOS晶体管器件集合，所述CMOS晶体管器件集合在所述第一电源轨与所述第二电源轨之间并且由所述第一电源轨和所述第二电源轨供电；以及x-1层互连，所述x-1层互连在所述第二电源轨下方并且与所述第二电源轨正交地延伸，所述x-1层互连耦合到所述CMOS晶体管器件集合。2.如权利要求1所述的器件，其特征在于，所述x-1层互连在作为所述第二电源轨的一部分的所述金属x-1层互连集合中的两个x-1层互连之间延伸。3.如权利要求2所述的器件，其特征在于，x等于2并且所述第二电源轨包括金属2(M2)层互连和金属1(M1)层互连集合。4.如权利要求3所述的器件，其特征在于，所述第一电源轨包括金属1(M1)层互连或金属2(M2)层互连中的至少一者。5.如权利要求1所述的器件，其特征在于，所述第一电源轨和所述第二电源轨彼此平行延伸。6.如权利要求1所述的器件，其特征在于，所述金属x-1层互连集合在所述金属x层互连下方并且与所述金属x层互连平行地延伸。7.如权利要求1所述的器件，其特征在于，进一步包括：第三电源轨，所述第三电源轨跨所述标准单元延伸，所述第三电源轨连接到所述第一电压或所述第二电压中的所述一个电压，所述第三电源轨包括金属x层互连或金属x-1层互连中的至少一者；以及第二CMOS晶体管器件集合，所述第二CMOS晶体管器件集合在所述第二电源轨与所述第三电源轨之间并且由所述第二电源轨和所述第三电源轨供电，其中，所述x-1层互连还耦合到所述第二CMOS晶体管器件集合。8.如权利要求1所述的器件，其特征在于，所述CMOS晶体管器件集合包括p型金属氧化物半导体(pMOS)晶体管器件集合和n型金属氧化物半导体(nMOS)晶体管器件集合，并且所述pMOS晶体管器件的宽度大致等于所述nMOS晶体管器件的宽度。9.如权利要求8所述的器件，其特征在于，进一步包括n型阱，所述pMOS晶体管器件在所述n型阱上，其中，所述n型阱的一个边缘大致在所述第一电源轨与所述第二电源轨之间的中间。10.一种操作标准单元互补金属氧化物半导体(CMOS)器件的方法，包括：通过第一电源轨和第二电源轨向CMOS晶体管器件集合供电，所述第一电源轨跨所述标准单元延伸，所述第一电源轨连接到第一电压或小于所述第一电压的第二电压中的一个电压，所述第二电源轨跨所述标准单元延伸，所述第二电源轨连接到所述第一电压或所述第二电压中的另一个电压，所述第二电源轨包括金属x层互连和连接到所述金属x层互连的金属x-1层互连集合，所述CMOS晶体管器件集合在所述第一电源轨与所述第二电源轨之间；以及使电流流过x-1层互连，所述x-1层互连在所述第二电源轨下方并且与所述第二电源轨正交地延伸，所述x-1层互连耦合到所述CMOS晶体管器件集合。11.如权利要求10所述的方法，其特征在于，所述x-1层互连在作为所述第二电源轨的一部分的所述金属x-1层互连集合中的两个x-1层互连之间延伸。12.如权利要求11所述的方法，其特征在于，x等于2并且所述第二电源轨包括金属2(M2)层互连和金属1(M1)层互连集合。13.如权利要求12所述的方法，其特征在于，所述第一电源轨包括金属1(M1)层互连或金属2(M2)层互连中的至...

【专利技术属性】
技术研发人员：J·M·沙阿，K·麦迪赛蒂，V·兰加纳，A·达塔，
申请(专利权)人：高通股份有限公司，
类型：发明
国别省市：美国;US