本发明专利技术提供一种基于FPGA激光测速仪的信号处理系统及方法，包括降压偏置模块、AD采样模块、USB通信模块、PC机接收模块、LCD显示模块、FPGA控制模块和电源管理模块；上电后由FPGA发出采样时钟给AD采样模块，FPGA接收到AD采样的数据后，对数据进行实时处理，处理结果通过USB通信模块传输至PC机接收模块存储，同时由LCD显示模块显示。本发明专利技术省去了数据在两个核心芯片之间的流动，能有效减少数据处理时间；减小数据暴露在外界的机会，增加数据的抗干扰能力；省去了大量储存数据的时间，最大限度的减少了信号处理时间，减小了数据处理延时，提高了实时性；采用USB的传输方式，数据传输更加稳定。
【技术实现步骤摘要】
本专利技术属于实时多普勒信号处理
，尤其涉及一种基于FPGA激光测速仪的信号处理系统及方法。
技术介绍
激光测速仪是利用激光源与目标的相对位移产生的多普勒频移来探测目标的速度信息。激光测速仪相比传统上声波测速、微波测速，具有工作波长短，发散角小，精度高，线性度高，动态响应快等优点。当激光照在运动物体上，被运动物体散射回来的光线相对于入射光线在频率上将会发生一个偏移量即多普勒频移。此频移携带有运动物体的速度信息，能否对此频移进行准确，快速的测量，直接影响着激光测速仪的核心性能。数据处理电路是激光测速仪的核心部分，用于拾取信号，并分析多普勒频移，从而解算出需要的速度信息。此电路是制约测速仪测量精度，测量范围，测量稳定性、测量速度的重要因素，是限制激光测速仪技术发展的重要一环。激光测速仪在高动态环境下测量，测量数据往往具有突发性。先将数据存储然后进行处理，能很好的解决这个问题。但是这会花大量的时间用在数据的存储与提取上，信号处理的整体时间就会拉长。数据突发性与测量实时性就存在矛盾关系，这是激光测速仪信号处理电路存在的一个问题。测量精度是激光测速仪的一个重要指标。传统上采用FPGA与DSP相结合的方式采集与处理数据，能够很好地解决数据处理的精度问题。但是数据在FPGA与DSP之间的流动会耗费大量的时间，且增加数据暴露在外界的机会，数据可靠性下降。所以测量精度与测量时间、数据可靠性之间存在矛盾，这是激光测速仪信号处理电路存在的又一问题。速度测量范围是激光测速仪的又一个重要指标。大的速度测量范围，意味着信号处理器大的频率测量范 围。大的频率测量范围意味着采样频率的提高，然而测量精度在一定意义下与采样频率是反比关系，于是测量范围与测量精度又存在着一定的矛盾，这是激光测速仪信号处理电路需要解决的第三个问题。传统采用FPGA与DSP相结合的方式采集与处理数据，数据流动会耗费大量时间，数据可靠性下降，测量范围较小。
技术实现思路
为了解决上述技术问题，本专利技术提供一种基于FPGA激光测速仪的信号处理系统及方法，旨在解决现有的基于FPGA激光测速仪的信号处理系统及方法数据流动会耗费大量时间、数据可靠性下降、测量范围较小等问题。一种基于FPGA激光测速仪的信号处理系统及方法，该基于FPGA激光测速仪的信号处理系统包括降压偏置模块、AD采样模块、USB通信模块、PC机接收模块、LCD显示模块、FPGA控制模块和电源管理模块，该系统上电后由FPGA发出采样时钟给所述AD采样模块，FPGA接收到AD采样的数据后，对数据进行实时处理，处理结果通过所述USB通信模块传输至所述PC机接收模块存储，同时由所述LCD显示模块显示；所述降压偏置模块由两片运算放大器构成，用于对输入的多普勒模拟信号进行降压与偏执偏置，使信号电压满足AD转换芯片的输入范围1-3v；采用模拟电子学的乘法器与加法器电路；所述AD采样模块与所述降压偏置模块连接，由一片数模转换芯片构成，对经过降压后的模拟信号进行模数转换，得到相应的数字信号给FPGA处理；由电容电阻简单配置后，形成单端输入模式，输出12位的数字信号，最高采样频率为65M，电压输入范围为1V-3V；所述USB通信模块，由一块USB控制芯片组成，屏蔽复杂的USB通信协议，用户只需要对芯片进行简单的配置即可完成USB通信任务；所述PC机接收模块，与所述USB通信模块连接，接收所述USB通信模 块传输的数据，进行校验、储存；所述LCD显示模块，与所述PC机接收模块连接，显示所述PC机接收模块接收的数据并进行输出；所述FPGA控制模块，与所述AD采样模块和USB通信模块连接，用于实现组合逻辑功能又可实现时序逻辑；所述电源管理模块，与所述PC机接收模块、LCD显示模块和FPGA控制模块连接，负责对上述模块进行持续的电源供应，包括电源连接装置、蓄电装置和继电保护装置。进一步，所述的降压偏置模块采用模拟电子学的乘法器与加法器电路，具体连接如下：电阻R1连接运算放大器U1的正极，电阻R2与电阻R1并联，与运算放大器U1的输出端连接，电阻R3连接放大器U1的负极，运算放大器U1的正极和负极之间并联有两个二极管，电阻R4与其中一个二极管串联；电阻R3连接运算放大器U2的输出端，电阻R5与电阻R3并联，并连接运算放大器U2的负极，运算放大器U2的的正极连接GND端；电阻R6与电阻R5并联；电阻R6与运算放大器U3的输出端和负极连接，运算放大器U3的正极加+2V电压；运算放大器U1、运算放大器U2和运算放大器U3都加载+5V的双电源电阻R1＝2K，电阻R2＝2K，电阻R3＝18K，电阻R4＝2K，电阻R5＝10K，电阻R6＝10K。进一步，所述的LCD显示模块为可触摸液晶显示屏，其内部包括显示面板、单元层、粘接层，所述单元层设置在所述显示面板的外侧，所述粘接层设置在所述显示面板和所述单元层之间，其中，所述粘接层的粘接于所述显示面板的粘接面的第一边缘和所述粘接层的粘接于所述单元层的粘接面的第二边缘沿粘接面方向相互移位。进一步，所述的FPGA控制模块包括：采样频率产生模块，输入为频率缓存模块的反馈采样频率信号采样频率状态量，输出时钟信号给AD采样模块；窗函数模块，通过14位的数字信号和采样频率状态量与FFT模块相连，输入为所述AD采样模块生成的12位的数字信号，输出为14位的经过截取的数字信号和反应此刻采样频率的状态量，此状态量将跟随此运算周期的数据经过各模块；FFT模块，输入为窗函数截取的14位数字信号，输出为信号的频谱数据与运算、表明运算开始与结束时刻的运算状态信息；功率谱模块，通过频谱数据、FFT运算状态信息和采样频率状态量与FFT模块相连，通过功率谱和采样频率状态量与峰值序号模块相连，用于输入为FFT模块的频谱数据与运算、运算状态信息，输出为信号的功率谱数据；中心序号峰值序号模块，读取FFT运算状态信息与FFT模块相连，输出功率谱峰值序号和采样频率状态量与系数模块连接；输入为功率谱模块的功率谱数据与FFT模块运算状态信息，输出为功率谱幅值最高处的中心峰值序号；系数模块，通过读取FFT运算状态信息与FFT模块连接，输出多普勒频率与USB控制输出模块和频率反馈模块连接；输入为功率谱中心序号峰值序号与FFT模块的运算状态信息，输出为多普勒频率；USB控制模块，输入为系数模块的多普勒频率数据，输出为USB控制信号；频率反馈模块，通过功率谱峰值序号连接峰值序号模块，通过状态信息与FFT模块连接，输出反馈采样频率信息采样频率状态量与频率缓存模块连接；输入为中心序号模块的功率谱中心序号系数模块的多普勒频率与FFT模块运算状态信息，输出为将要采取下一周期的采样频率信息状态量；USB控制模块包括：USB协议自适应模块；频率缓存模块，通过状态信息与FFT模块连接，输出反馈采样频率与频率产生模块连接；输入为FFT模块运算状态信息与频率反馈模块的反馈采样频率数据采样频率状态量，输出为缓存后的反馈采样频率状态量。进一步，所述的系数模块中系数即为频谱分辨率Δf＝fs/N，其中N是确定的，根据与峰值序号同时到达的采样频率状态量，知道此周期峰值序号对应 采样频率fs，根据此采样频率，系数模块为功率谱峰值序号乘以相应的系数，得到多普勒频率。进一步本文档来自技高网...
【技术保护点】
一种基于FPGA激光测速仪的信号处理系统，其特征在于，该基于FPGA激光测速仪的信号处理系统包括降压偏置模块、AD采样模块、USB通信模块、PC机接收模块、LCD显示模块、FPGA控制模块和电源管理模块，该系统上电后由FPGA发出采样时钟给所述AD采样模块，FPGA接收到AD采样的数据后，对数据进行实时处理，处理结果通过所述USB通信模块传输至所述PC机接收模块存储，同时由所述LCD显示模块显示；所述降压偏置模块由两片运算放大器构成，用于对输入的多普勒模拟信号进行降压与偏执偏置，使信号电压满足AD转换芯片的输入范围1‑3v；采用模拟电子学的乘法器与加法器电路；所述AD采样模块与所述降压偏置模块连接，由一片数模转换芯片构成，对经过降压后的模拟信号进行模数转换，得到相应的数字信号给FPGA处理；由电容电阻简单配置后，形成单端输入模式，输出12位的数字信号，最高采样频率为65M，电压输入范围为1V‑3V；所述USB通信模块，由一块USB控制芯片组成，屏蔽复杂的USB通信协议，用户只需要对芯片进行简单的配置即可完成USB通信任务；所述PC机接收模块，与所述USB通信模块连接，接收所述USB通信模块传输的数据，进行校验、储存；所述LCD显示模块，与所述PC机接收模块连接，显示所述PC机接收模块接收的数据并进行输出；所述FPGA控制模块，与所述AD采样模块和USB通信模块连接，用于实现组合逻辑功能又可实现时序逻辑；所述电源管理模块，与所述PC机接收模块、LCD显示模块和FPGA控制模块连接，负责对上述模块进行持续的电源供应，包括电源连接装置、蓄电装置和继电保护装置；所述的降压偏置模块采用模拟电子学的乘法器与加法器电路，具体连接如下：电阻R1连接运算放大器U1的正极，电阻R2与电阻R1并联，与运算放大器U1的输出端连接，电阻R3连接放大器U1的负极，运算放大器U1的正极和负极之间并联有两个二极管，电阻R4与其中一个二极管串联；电阻R3连接运算放大器U2的输出端，电阻R5与电阻R3并联，并连接运算放大器U2的负极，运算放大器U2的的正极连接GND端；电阻R6与电阻R5并联；电阻R6与运算放大器U3的输出端和负极连接，运算放大器U3的正极加+2V电压；运算放大器U1、运算放大器U2和运算放大器U3都加载+5V的双电源电阻R1＝2K，电阻R2＝2K，电阻R3＝18K，电阻R4＝2K，电阻R5＝10K，电阻R6＝10K；所述的LCD显示模块为可触摸液晶显示屏，其内部包括显示面板、单元层、粘接层，所述单元层设置在所述显示面板的外侧，所述粘接层设置在所述显示面板和所述单元层之间，其中，所述粘接层的粘接于所述显示面板的粘接面的第一边缘和所述粘接层的粘接于所述单元层的粘接面的第二边缘沿粘接面方向相互移位；所述的FPGA控制模块包括：采样频率产生模块，输入为频率缓存模块的反馈采样频率信号采样频率状态量，输出时钟信号给AD采样模块；窗函数模块，通过14位的数字信号和采样频率状态量与FFT模块相连，输入为所述AD采样模块生成的12位的数字信号，输出为14位的经过截取的数字信号和反应此刻采样频率的状态量，此状态量将跟随此运算周期的数据经过各模块；FFT模块，输入为窗函数截取的14位数字信号，输出为信号的频谱数据与运算、表明运算开始与结束时刻的运算状态信息；功率谱模块，通过频谱数据、FFT运算状态信息和采样频率状态量与FFT模块相连，通过功率谱和采样频率状态量与峰值序号模块相连，用于输入为FFT模块的频谱数据与运算、运算状态信息，输出为信号的功率谱数据；中心序号峰值序号模块，读取FFT运算状态信息与FFT模块相连，输出功率谱峰值序号和采样频率状态量与系数模块连接；输入为功率谱模块的功率谱数据与FFT模块运算状态信息，输出为功率谱幅值最高处的中心峰值序号；系数模块，通过读取FFT运算状态信息与FFT模块连接，输出多普勒频率与USB控制输出模块和频率反馈模块连接；输入为功率谱中心序号峰值序号与FFT模块的运算状态信息，输出为多普勒频率；USB控制模块，输入为系数模块的多普勒频率数据，输出为USB控制信号；频率反馈模块，通过功率谱峰值序号连接峰值序号模块，通过状态信息与FFT模块连接，输出反馈采样频率信息采样频率状态量与频率缓存模块连接；输入为中心序号模块的功率谱中心序号系数模块的多普勒频率与FFT模块运算状态信息，输出为将要采取下一周期的采样频率信息状态量；USB控制模块包括：USB协议自适应模块；频率缓存模块，通过状态信息与FFT模块连接，输出反馈采样频率与频率产生模块连接；输入为FFT模块运算状态信息与频率反馈模块的反馈采样频率数据采样频率状态量，输出为缓存后的反馈采样频率状态量；所述的系数模块中系数即为频谱分辨率Δf＝fs/N，其中N是确定的，根据与峰值序号同时到...
【技术特征摘要】
1.一种基于FPGA激光测速仪的信号处理系统，其特征在于，该基于FPGA激光测速仪的信号处理系统包括降压偏置模块、AD采样模块、USB通信模块、PC机接收模块、LCD显示模块、FPGA控制模块和电源管理模块，该系统上电后由FPGA发出采样时钟给所述AD采样模块，FPGA接收到AD采样的数据后，对数据进行实时处理，处理结果通过所述USB通信模块传输至所述PC机接收模块存储，同时由所述LCD显示模块显示；所述降压偏置模块由两片运算放大器构成，用于对输入的多普勒模拟信号进行降压与偏执偏置，使信号电压满足AD转换芯片的输入范围1-3v；采用模拟电子学的乘法器与加法器电路；所述AD采样模块与所述降压偏置模块连接，由一片数模转换芯片构成，对经过降压后的模拟信号进行模数转换，得到相应的数字信号给FPGA处理；由电容电阻简单配置后，形成单端输入模式，输出12位的数字信号，最高采样频率为65M，电压输入范围为1V-3V；所述USB通信模块，由一块USB控制芯片组成，屏蔽复杂的USB通信协议，用户只需要对芯片进行简单的配置即可完成USB通信任务；所述PC机接收模块，与所述USB通信模块连接，接收所述USB通信模块传输的数据，进行校验、储存；所述LCD显示模块，与所述PC机接收模块连接，显示所述PC机接收模块接收的数据并进行输出；所述FPGA控制模块，与所述AD采样模块和USB通信模块连接，用于实现组合逻辑功能又可实现时序逻辑；所述电源管理模块，与所述PC机接收模块、LCD显示模块和FPGA控制模块连接，负责对上述模块进行持续的电源供应，包括电源连接装置、蓄电装置和继电保护装置；所述的降压偏置模块采用模拟电子学的乘法器与加法器电路，具体连接如下：电阻R1连接运算放大器U1的正极，电阻R2与电阻R1并联，与运算放大器U1的输出端连接，电阻R3连接放大器U1的负极，运算放大器U1的正极和负极之间并联有两个二极管，电阻R4与其中一个二极管串联；电阻R3连接运算放大器U2的输出端，电阻R5与电阻R3并联，并连接运算放大器U2的负极，运算放大器U2的的正极连接GND端；电阻R6与电阻R5并联；电阻R6与运算放大器U3的输出端和负极连接，运算放大器U3的正极加+2V电压；运算放大器U1、运算放大器U2和运算放大器U3都加载+5V的双电源电阻R1＝2K，电阻R2＝2K，电阻R3＝18K，电阻R4＝2K，电阻R5＝10K，电阻R6＝10K；所述的LCD显示模块为可触摸液晶显示屏，其内部包括显示面板、单元层、粘接层，所述单元层设置在所述显示面板的外侧，所述粘接层设置在所述显示面板和所述单元层之间，其中，所述粘接层的粘接于所述显示面板的粘接面的第一边缘和所述粘接层的粘接于所述单元层的粘接面的第二边缘沿粘接面方向相互移位；所述的FPGA控制模块包括：采样频率产生模块，输入为频率缓存模块的反馈采样频率信号采样频率状态量，输出时钟信号给AD采样模块；窗函数模块，通过14位的数字信号和采样频率状态量与FFT模块相连，输入为所述AD采样模块生成的12位的数字信号，输出为14位的经过截取的数字信号和反应此刻采样频率的状态量，此状态量将跟随此运算周期的数据经过各模块；FFT模块，输入为窗函数截取的14位数字信号，输出为信号的频谱数据与运算、表明运算开始与结束时刻的运算状态信息；功率谱模块，通过频谱数据、FFT运算状态信息和采样频率状态量与FFT模块相连，通过功率谱和采样频率状态量与峰值序号模块相连，用于输入为FFT模块的频谱数据与运算、运算状态信息，输出为信号的功率谱数据；中心序号峰值序号模块，读取FFT运算状态信息与FFT模块相连，输出功率谱峰值序号和采样频率状态量与系数模块连接；输入为功率谱模块的功率谱数据与FFT模块运算状态信息，输出为功率谱幅值最高处的中心峰值序号；系数模块，通过读取FFT运算状态信息与FFT模块连接，输出多普勒频率与USB控制输出模块和频率反馈模块连接；输入为功率谱中心序号峰值序号与FFT模块的运算状态信息，输出为多普勒频率；USB控制模块，输入为系数模块的多普勒频率数据，输出为USB控制信号；频率反馈模块，通过功率谱峰值序号连接峰值序号模块，通过状态信息与FFT模块连接，输出反馈采样频率信息采样频率状态量与频率缓存模块连接；输入为中心序号模块的功率谱中心序号系数模块的多普勒频率与FFT模块运算状态信息，输出为将要采取下一周期的采样频率信息状态量；USB控制模块包括：USB协议自适应模块；频率缓存模块，通过状态信息与FFT模块连接，输出反馈采样频率与频率产生模块连接；输入为FFT模块运算状态信息与频率反馈模块的反馈采样频率数据采样频率状态量，输出为缓存后的反馈采样频率状态量；所述的系数模块中系数即为频谱分辨率Δf＝fs/N，其中N是确定的，根据与峰值序号同时到达的采样频率状态量，知道此周期峰值序号对应采样频率fs，根据此采样频率，系数模块为功率谱峰值序号乘以相应的系数，得到多普勒频率；所述的电源连接装置包括至少一个连接外部电源的电源输入电路和至少一个连接负载的负载输出电路；所述的蓄电装置包括连接蓄电池的蓄电池充放电电路。2.如权利要求1所述的基于FPGA激光测速仪的信号处理系统，其特征在于，所述USB协议自适应模块根据主机当前运行USB协议类型来报告USB设备类型，包括以下步骤：①USB设备插入USB主机端口，该USB主机发送请求设备描述的命令，通过读取USB设备模式寄存器来判断所述USB主机当前运行的USB协议；②无论USB设备是高速类...
【专利技术属性】
技术研发人员：刘勍，马小姝，赵玉祥，杨筱平，杨红平，令维军，
申请(专利权)人：天水师范学院，
类型：发明
国别省市：甘肃;62
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。