一种DS/FH混合扩频电路制造技术

本实用新型专利技术公开了一种DS/FH混合扩频电路，包括有扩频发送子电路和接收解扩子电路，所述扩频发送子电路的输出端与接收解扩子电路的输入端连接，所述扩频发送子电路包括有第一接线端子、第二接线端子、第一扩频码发生器、第一频率合成器和高通滤波器，所述第一接线端子分别与第二接线端子和第一扩频码发生器连接，所述第一扩频码发生器与第一频率合成器的输入端连接，所述第一频率合成器的输出端与第二接线端子连接，所述第二接线端子与高通滤波器连接。本实用新型专利技术具有处理速度快、处理能力强、现场可编程、实时可修改、电路优化容易、逻辑资源丰富的优点，既解决了定制电路的不足，又克服了原有可编程器件门电路数有限的缺点。

【技术实现步骤摘要】


本技术涉及扩频电路
，尤其涉及一种DS/FH混合扩频电路。

技术介绍

扩频通信以其自身的优良特性在通信、导航、测量等领域迅速发展，尤其是其具有很强的抗干扰和抗截获能力，使得扩频通信在军事和移动通信方面得到广泛应用，而直扩电路和跳频电路分别是在这两个领域应用最多的扩频方式，一般而言，跳频电路主要是用在军事通信中对抗故意干扰、截获等方面，在卫星通信中也用于保密通信，而直扩电路主要是一种民用技术。
直扩电路和跳频电路的应用领域的不同取决于其自身的特性差异，直扩电路具有通信隐蔽性好、易实现数字加密、抗多径干扰能力强等优点，但其缺陷是同步要求严格、受远近效应影响明显、多址能力差；跳频电路具有频谱利用率高、远近特性良好、可避免定频干扰等优点，不足是信号隐蔽性差；可见，DS电路和FH电路的优劣特性是可以互相弥补的，那么将二者组合在一起，构成DS/FH混合扩频电路就可以取长补短，增强电路性能，拓宽应用范围。

技术实现思路

本技术的目的是为了解决现有技术中存在的缺点，而提出的一种DS/FH混合扩频电路。
为了实现上述目的，本技术采用了如下技术方案：
一种DS/FH混合扩频电路，包括有扩频发送子电路和接收解扩子电路，所述扩频发送子电路的输出端与接收解扩子电路的输入端连接，所述扩频发送子电路包括有第一接线端子、第二接线端子、第一扩频码发生器、第一频率合成器和高通滤波器，所述第一接线端子分别与第二接线端子和第一扩频码发生器连接，所述第一扩频码发生器与第一频率合成器的输入端连接，所述第一频率合成器的输出端与第二接线端子连接，所述第二接线端子与高通滤波器连接；所述接收解扩子电路包括有带通滤波器、第三接线端子、第四接线端子、第二频率合成器、第二扩频码发生器、低通滤波器和同步信号捕捉模块，所述带通滤波器与第三接线端子连接，所述第三接线端子分别与第四接线端子和第二频率合成器的输出端连接，所述第二频率合成器的输入端与第二扩频码发生器连接，所述第二扩频码发生器分别与第四接线端子和同步信号捕捉模块连接，所述第四接线端子与低通滤波器连接。
优选的，所述扩频发送子电路包括有第一电源，所述第一电源与高通滤波器连接，所述接收解扩子电路包括有第二电源，且第二电源与带通滤波器连接。
优选的，所述高通滤波器与带通滤波器连接。
优选的，所述扩频发送子电路包括有输入端口，且输入端口与第一接线端子连接。
优选的，所述接收解扩子电路包括有输出端口，且输出端口与低通滤波器连接。
本技术中，该DS/FH混合扩频电路具有处理速度快、处理能力强、现场可编程、实时可修改、电路优化容易、逻辑资源丰富的优点，FPGA即现场可编程门阵列，它是在PAL、GAL、CPLD等可编程器件的基础上进一步发展的产物，它是作为专用集成电路领域中的一种半定制电路而出现的，既解决了定制电路的不足，又克服了原有可编程器件门电路数有限的缺点，成本低，使用简单。
附图说明
图1为本技术提出的一种DS/FH混合扩频电路的扩频发送子电路的结构示意图；
图2为本技术提出的一种DS/FH混合扩频电路的接收解扩子电路的结构示意图。
具体实施方式
下面将结合本技术实施例中的附图，对本技术实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本技术一部分实施例，而不是全部的实施例。
参照图1-2，一种DS/FH混合扩频电路，包括有扩频发送子电路和接收解扩子电路，扩频发送子电路的输出端与接收解扩子电路的输入端连接，扩频发送子电路包括有第一接线端子、第二接线端子、第一扩频码发生器、第一频率合成器和高通滤波器，第一接线端子分别与第二接线端子和第一扩频码发生器连接，第一扩频码发生器与第一频率合成器的输入端连接，第一频率合成器的输出端与第二接线端子连接，第二接线端子与高通滤波器连接；接收解扩子电路包括有带通滤波器、第三接线端子、第四接线端子、第二频率合成器、第二扩频码发生器、低通滤波器和同步信号捕捉模块，带通滤波器与第三接线端子连接，第三接线端子分别与第四接线端子和第二频率合成器的输出端连接，第二频率合成器的输入端与第二扩频码发生器连接，第二扩频码发生器分别与第四接线端子和同步信号捕捉模块连接，第四接线端子与低通滤波器连接，该DS/FH混合扩频电路具有处理速度快、处理能力强、现场可编程、实时可修改、电路优化容易、逻辑资源丰富的优点，FPGA即现场可编程门阵列，它是在PAL、GAL、CPLD等可编程器件的基础上进一步发展的产物，它是作为专用集成电路领域中的一种半定制电路而出现的，既解决了定制电路的不足，又克服了原有可编程器件门电路数有限的缺点，成本低，使用简单。
扩频发送子电路包括有第一电源，第一电源与高通滤波器连接，接收解扩子电路包括有第二电源，且第二电源与带通滤波器连接，高通滤波器与带通滤波器连接，扩频发送子电路包括有输入端口，且输入端口与第一接线端子连接，接收解扩子电路包括有输出端口，且输出端口与低通滤波器连接，该DS/FH混合扩频电路具有处理速度快、处理能力强、现场可编程、实时可修改、电路优化容易、逻辑资源丰富的优点，FPGA即现场可编程门阵列，它是在PAL、GAL、CPLD等可编程器件的基础上进一步发展的产物，它是作为专用集成电路领域中的一种半定制电路而出现的，既解决了定制电路的不足，又克服了原有可编程器件门电路数有限的缺点，成本低，使用简单。
工作原理：在扩频发送子电路中，将要发送的数据信息由输入端口输入，可在扩频输出端得到直扩调制数据信息和DS/FH混合扩频调制数据信息；在接收解扩子电路中，同步信号捕捉模块的输出端口为捕捉到同步的标志信号，由0跳变到1，代表此时接收端开始正确解扩，同步信号捕捉模块的输出端口为在同步信号捕捉过程中，距离达到同步的异步误差值，DS/FH混合扩频电路的输出端口为接收解扩子电路的跳频解扩输出，DS/FH混合扩频电路的输出端口为电路解扩输出，在电路输入端口输入要发送的数据信息，通过DS/FH混合扩频电路后，在输出端口得到电路解扩输出数据信息，DS/FH混合扩频电路完成了直扩/跳频混合扩频的电路功能，实现了数据信息的扩频发送和接收解扩。
以上所述，仅为本技术较佳的具体实施方式，但本技术的保护范围并不局限于此，任何熟悉本
的技术人员在本技术揭露的技术范围内，根据本技术的技术方案及其技术构思加以等同替换或改变，都应涵盖在本技术的保护范围之内。
本文档来自技高网...

【技术保护点】
一种DS/FH混合扩频电路，包括有扩频发送子电路和接收解扩子电路，所述扩频发送子电路的输出端与接收解扩子电路的输入端连接，其特征在于，所述扩频发送子电路包括有第一接线端子、第二接线端子、第一扩频码发生器、第一频率合成器和高通滤波器，所述第一接线端子分别与第二接线端子和第一扩频码发生器连接，所述第一扩频码发生器与第一频率合成器的输入端连接，所述第一频率合成器的输出端与第二接线端子连接，所述第二接线端子与高通滤波器连接；所述接收解扩子电路包括有带通滤波器、第三接线端子、第四接线端子、第二频率合成器、第二扩频码发生器、低通滤波器和同步信号捕捉模块，所述带通滤波器与第三接线端子连接，所述第三接线端子分别与第四接线端子和第二频率合成器的输出端连接，所述第二频率合成器的输入端与第二扩频码发生器连接，所述第二扩频码发生器分别与第四接线端子和同步信号捕捉模块连接，所述第四接线端子与低通滤波器连接。

【技术特征摘要】
1.一种DS/FH混合扩频电路，包括有扩频发送子电路和接收解扩子电路，所述扩频发送子电路的输出端与接收解扩子电路的输入端连接，其特征在于，所述扩频发送子电路包括有第一接线端子、第二接线端子、第一扩频码发生器、第一频率合成器和高通滤波器，所述第一接线端子分别与第二接线端子和第一扩频码发生器连接，所述第一扩频码发生器与第一频率合成器的输入端连接，所述第一频率合成器的输出端与第二接线端子连接，所述第二接线端子与高通滤波器连接；所述接收解扩子电路包括有带通滤波器、第三接线端子、第四接线端子、第二频率合成器、第二扩频码发生器、低通滤波器和同步信号捕捉模块，所述带通滤波器与第三接线端子连接，所述第三接线端子分别与第四接线端子和第二频率合成器的输出端连接，所述第二频率合成器的输入端与第二扩频码发生器...

【专利技术属性】
技术研发人员：丁洪伟，刘龙军，王梦瑶，杨志军，柳虔林，赵一帆，
申请(专利权)人：云南大学，
类型：新型
国别省市：云南;53