一种对准图形及其制作方法技术

本发明专利技术提供一种对准图形及其制作方法，所述制作方法包括：提供晶圆，所述晶圆表面上形成负光阻；进行第一曝光，以初步定义正常的凸块图形；选取位于所述晶圆的边缘的包含有效芯片数量不超过10个的若干区域为第二曝光区域，进行至少一次第二曝光，其中所述第二曝光位置与所述第一曝光位置至少错开二分之一所述负光阻已打开图形的距离；进行显影，其中在所述第二曝光区域的负光阻不会被显影去掉；形成凸块和位于所述第二曝光区域的无凸块区。根据本发明专利技术的制作方法，降低对准图形在晶圆上的重复率，极大降低DPS对准偏差问题，避免大量返工或者将无效芯片出货的问题。

【技术实现步骤摘要】

本专利技术涉及半导体
，具体而言涉及特别涉及一种对准图形及其制作方法。
技术介绍
半导体器件的后段DPS制程中包括：芯片切割(Die saw)/取放料PNP(pick and place)等工艺，在后段DPS制程中的晶圆需要做精确对准(alignment)，其通过晶圆上定义的图形利用图像对比达到精确定位。目前使用晶圆上既有的图形作为对准图形，既有图形包括芯片拐角(die corner)和凸块(bump)。但是由于定义的对准图形在晶圆上会每个芯片每个芯片的重复，导致对准可能会偏差一个芯片的距离，使DPS制程中的布局图(map)与实际晶圆存在偏差。而这种偏差的存在，很可能会导致大量返工或者将无效芯片(fail die)出货等问题。因此，如何避免对准偏差的产生是亟待解决的技术问题。
技术实现思路
在
技术实现思路
部分中引入了一系列简化形式的概念，这将在具体实施方式部分中进一步详细说明。本专利技术的
技术实现思路
部分并不意味着要试图限定出所要求保护的技术方案的关键特征和必要技术特征，更不意味着试图确定所要求保护的技术方案的保护范围。为了克服目前存在的问题，本专利技术实施例一提供一种对准图形的制作方法，包括：提供晶圆，所述晶圆表面上形成负光阻；进行第一曝光，以初步定义正常的凸块图形；选取位于所述晶圆的边缘的包含有效芯片数量不超过10个的若干区域为第二曝光区域，进行至少一次第二曝光，其中所述第二曝光位置与所述第一曝光位置至少错开二分之一所述负光阻已打开图形的距离；进行显影，其中在所述第二曝光区域的负光阻不会被显影去掉；形成凸块和位于所述第二曝光区域的无凸块区。进一步，所述若干区域的数量为3个。进一步，所述第一曝光和所述第二曝光均使用凸块曝光光罩。进一步，所述凸块的材料为金或锡银合金。进一步，采用电镀法形成所述凸块。进一步，适用于后段DPS制程。本专利技术实施例二提供一种采用上述方法制作的对准图形，包括：位于晶圆上的有凸块区和无凸块区，其中所述无凸块区位于所述晶圆的边缘区域。进一步，所述对准图形的数量为3个。综上所述，根据本专利技术的制作方法，在现有凸块曝光光罩前提下，通过步进曝光机曝光布局图的编辑以及对个别区域多次曝光制造出包括凸块区和无凸块区的独特图形来作为对准图形，降低对准图形在晶圆上的重复率，极大降低DPS对准偏差问题，避免大量返工或者将无效芯片出货的问题。附图说明本专利技术的下列附图在此作为本专利技术的一部分用于理解本专利技术。附图中示出了本专利技术的实施例及其描述，用来解释本专利技术的原理。附图中：图1A示出了本专利技术一具体实施方式中曝光单元的平面布局图；图1B示出了本专利技术晶圆边缘二次曝光区域中第一曝光光罩和第二曝光光罩的平面示意图；图2示出了本专利技术一具体实施方式依次实施步骤的工艺流程图。具体实施方式在下文的描述中，给出了大量具体的细节以便提供对本专利技术更为彻底的理解。然而，对于本领域技术人员而言显而易见的是，本专利技术可以无需一个或多个这些细节而得以实施。在其他的例子中，为了避免与本专利技术发生混淆，对于本领域公知的一些技术特征未进行描述。应当理解的是，本专利技术能够以不同形式实施，而不应当解释为局
限于这里提出的实施例。相反地，提供这些实施例将使公开彻底和完全，并且将本专利技术的范围完全地传递给本领域技术人员。在附图中，为了清楚，层和区的尺寸以及相对尺寸可能被夸大。自始至终相同附图标记表示相同的元件。应当明白，当元件或层被称为“在…上”、“与…相邻”、“连接到”或“耦合到”其它元件或层时，其可以直接地在其它元件或层上、与之相邻、连接或耦合到其它元件或层，或者可以存在居间的元件或层。相反，当元件被称为“直接在…上”、“与…直接相邻”、“直接连接到”或“直接耦合到”其它元件或层时，则不存在居间的元件或层。应当明白，尽管可使用术语第一、第二、第三等描述各种元件、部件、区、层和/或部分，这些元件、部件、区、层和/或部分不应当被这些术语限制。这些术语仅仅用来区分一个元件、部件、区、层或部分与另一个元件、部件、区、层或部分。因此，在不脱离本专利技术教导之下，下面讨论的第一元件、部件、区、层或部分可表示为第二元件、部件、区、层或部分。空间关系术语例如“在…下”、“在…下面”、“下面的”、“在…之下”、“在…之上”、“上面的”等，在这里可为了方便描述而被使用从而描述图中所示的一个元件或特征与其它元件或特征的关系。应当明白，除了图中所示的取向以外，空间关系术语意图还包括使用和操作中的器件的不同取向。例如，如果附图中的器件翻转，然后，描述为“在其它元件下面”或“在其之下”或“在其下”元件或特征将取向为在其它元件或特征“上”。因此，示例性术语“在…下面”和“在…下”可包括上和下两个取向。器件可以另外地取向(旋转90度或其它取向)并且在此使用的空间描述语相应地被解释。在此使用的术语的目的仅在于描述具体实施例并且不作为本专利技术的限制。在此使用时，单数形式的“一”、“一个”和“所述/该”也意图包括复数形式，除非上下文清楚指出另外的方式。还应明白术语“组成”和/或“包括”，当在该说明书中使用时，确定所述特征、整数、步骤、操作、元件和/或部件的存在，但不排除一个或更多其它的特征、整数、步骤、操作、元件、部件和/或组的存在或添加。在此使用时，术语“和/或”包括相关所列项目的任何及所有组合。为了彻底理解本专利技术，将在下列的描述中提出详细的结构及步骤，以便阐释本专利技术提出的技术方案。本专利技术的较佳实施例详细描述如下，然而除了这些详细描述外，本专利技术还可以具有其他实施方式。实施例一下面将参照图1A-1B以及图2对本专利技术的对准图形的制作方法做详细描述。首先，执行步骤201，提供晶圆，所述晶圆表面上形成负光阻。所述晶圆包括半导体衬底和位于半导体衬底上的器件。所述半导体衬底可以是以下所提到的材料中的至少一种：硅、绝缘体上硅(SOI)、绝缘体上层叠硅(SSOI)、绝缘体上层叠锗化硅(S-SiGeOI)、绝缘体上锗化硅(SiGeOI)以及绝缘体上锗(GeOI)等。半导体衬底上可以被定义有源区。所述器件可包括多个单独的电路元件，例如：晶体管、二极管、电阻器、电容器、电感器等；也可以是通过多种集成电路制作工艺形成的其他有源和无源半导体器件。在晶圆表面上形成一层负光阻。可采用本领域技术人员熟知的任何方法进行负光阻层的涂覆，例如旋涂或幕帘涂覆。可选地，所述负光阻层的厚度范围从大约30000到大约60000埃。负光阻是含有具有感光特性的化合物和环化橡胶类树脂的有机溶剂，一般感光性的化合物是二芳基叠氮化物。之后还可进一步包括软烘(Soft Baking)的步骤，以去除溶剂，增强负光阻层的黏附性，释放负光阻层内的应力，防止光阻污染设备。接着，执行步骤202，进行第一曝光，以初步定义正常的凸块图形。利用现有的凸块曝光光罩，对负光阻进行第一曝光，以初步定义正常的凸块图形。接着，执行步骤203，选取位于所述晶圆的边缘的包含有效芯片数量不超过10个的若干区域为第二曝光区域，进行至少一次第二曝光，其中所述第二曝光位置与所述第一曝光位置至少错开二分之一所述负光阻已打开图形的距离。如图1A所示，通过对步进曝光机曝光布局图的编辑，选取位于
所述晶圆的边缘的包含有效芯片数量不超过10个的3个区域为第二曝光区域，本文档来自技高网...

【技术保护点】
一种对准图形的制作方法，其特征在于，包括：提供晶圆，所述晶圆表面上形成负光阻；进行第一曝光，以初步定义正常的凸块图形；选取位于所述晶圆的边缘的包含有效芯片数量不超过10个的若干区域为第二曝光区域，进行至少一次第二曝光，其中所述第二曝光位置与所述第一曝光位置至少错开二分之一所述负光阻已打开图形的距离；进行显影，其中在所述第二曝光区域的负光阻不会被显影去掉；形成凸块和位于所述第二曝光区域的无凸块区。

【技术特征摘要】
1.一种对准图形的制作方法，其特征在于，包括：提供晶圆，所述晶圆表面上形成负光阻；进行第一曝光，以初步定义正常的凸块图形；选取位于所述晶圆的边缘的包含有效芯片数量不超过10个的若干区域为第二曝光区域，进行至少一次第二曝光，其中所述第二曝光位置与所述第一曝光位置至少错开二分之一所述负光阻已打开图形的距离；进行显影，其中在所述第二曝光区域的负光阻不会被显影去掉；形成凸块和位于所述第二曝光区域的无凸块区。2.根据权利要求1所述的制作方法，其特征在于，所述若干区域的数量为3个。3.根据权利要求1所述...

【专利技术属性】
技术研发人员：李兵，章国伟，
申请(专利权)人：中芯国际集成电路制造上海有限公司，
类型：发明
国别省市：上海;31